基于FPGA的竞猜计分器设计与实现.docVIP

基于FPGA的竞猜计分器设计与实现 摘 要 电子产业在人们的生活中发挥着越来越重要的地位，电子技术得到了突飞猛进的发展，各种电子产品的功能、质量也日趋完善。其中，竞猜计分器被广泛地用于竞赛活动。其能够公正、客观的判断出参赛选手操作拨码开关的先后，并锁存优先抢答者的编号通过译码显示电路在发光二极管（LED，light-emitting diode）数码管上显示，同时其他选手操作无效。并且在比赛中可以使用排序功能对选手的分值进行排序，使选手了解本人所得的成绩在所有选手中所处的水平。在人们的娱乐活动中，竞猜计分器也成为了必不可少的电子设备之一。 本次毕业设计主要介绍了以现场可编程门阵列（FPGA，Field Programmable Gata Array）为基础的数字竞猜器的设计与实现，其设计是根据数字系统由上而下设计和实现的基本流程，包括整体流程图的设计、数据通道和控制单元的设计、并用可综合的Verilog HDL语言实现、经过Modelsim做功能仿真，用Quartus II进行综合布局布线，最终下到FPGA开发板进行验证，并在设计过程中对电路的性能进行不断地优化。本次设计采用FPGA来增强时序的灵活性，由于FPGA的I/O端口资源丰富，可以在此基础上可以改动增加其他功能，因此后期可塑性很强，因为核心是FPGA芯片，外围电路相对简单，因此便于维护而且维护费用相对较低。 关键词：FP