Verilog语言实现自动销售饮料机程序设计.pdf

下载文档

9
0
约2.77千字
约 2页
2021-10-17 发布于江苏
举报
版权申诉
保障服务

Verilog语言实现自动销售饮料机程序设计.pdf

1、本文档共2页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

module sell(clk,rst,one_yuan,half_yuan,collect,half_out,dispense); input clk,rst,one_yuan,half_yuan; output collect,half_out,dispense; parameter idle=0,half=1,one=2,two=3,three=4; reg[4:0] c_st,next_state; reg collect,half_out,dispense; always@(posedge clk or negedge rst)begin if(!rst) c_st=idle; else c_st=next_state;end always@(c_st or one_yuan or half_yuan)begin case(c_st) idle:begin collect=0;half_out=0;dispense=0; case({one_yuan,half_yuan}) 2b00:begin collect=0;half_out=0;dispense=0; next_state=idle;end 2b01:begin collect=0;half_out=0;dispense=0; next_state=half;end 2b10:begin collect=0;half_out=0;dispense=0; next_state=one;end default:next_state=idle; endcase end half:begin collect=0;half_out=0;dispense=0; case({one_yuan,half_yuan}) 2b00:begin collect=0;half_out=0;dispense=0; next_state=half;end 2b01:begin collect=0;half_out=0;dispense=0; next_state=one;end 2b10:begin collect=0;half_out=0;dispense=0; next_state=two;end default:next_state=idle; endcase end one:begin collect=0;half_out=0;dispense=0; case({one_yuan,half_yuan}) 2b00:begin collect=0;half_out=0;dispense=0; next_state=one;end 2b01:begin collect=0;half_out=0;dispense=0; next_state=two;end 2b10:begin collect=0;half_out=0;dispense=0; next_state=three;end default:next_state=idle; endcase end two:begin collect=0;half_out=0;dispense=0; case({one_yuan,half_yuan}) 2b00:begin collect=0;half_out=0;dispense=0; next_state=two;end 2b01:begin collect=0;half_out=0;dispense=0;