EDA潘松课后全部答案.docxVIP

第一早 第一早 PAGE PAGE # / 15 第一早 第一早 PAGE PAGE # / 15 1 EDA技术与ASIC设计和FPGA开发有什么关系？ P3~4 答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路 ASIC的设计和实现；FPGA和CPLD 是实现这一途径的主流器件。 FPGA和CPLD通常也被称为可编程专用 IC,或可编程 ASIC。FPGA和CPLD的应 用是EDA技术有机融合软硬件电子设计技术、 SoC（片上系统）和 ASIC设计，以及对自动设计与自动实现最 典型的诠释。 2与软件描述语言相比， VHDL有什么特点？ P6 答：编译器将软件程序翻译成基于某种特定 CPU的机器代码，这种代码仅限于这种 CPU而不能移植，并 且机器代码不代表硬件结构，更不能改变 CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。综 合器将VHDL程序转化的目标是底层的电路结构网表文件，这种满足 VHDL设计程序功能描述的电路结构，不 依赖于任何特定硬件环境；具有相对独立性。综合器在将 VHDL硬件描述语言）表达的电路功能转化成具体的 电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译” ，而是根据设计库、 工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。 3什么是综合？有哪些类型？综合在电子设计自动化中的地位是什么 ？ P5 什么是综合？答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换 为低层次的便于具体实现的模块组合装配的过程。 有哪些类型?答：（1）从自然语言转换到 VHDL语言算法表示，即自然语言综合。 （2）从算法表示转换到寄 存器传输级（RegisterTransport Level，RTL），即从行为域到结构域的综合，即行为综合。 （3）从RTL级表示 转换到逻辑门（包括触发器）的表示，即逻辑综合。（4）从逻辑门表示转换到版图表示 （ASIC设计），或转换到 FPGA勺配置网表文件，可称为版图综合或结构综合。 综合在电子设计自动化中的地位是什么 ？答：是核心地位（见图 1-3 ）。综合器具有更复杂的工作环境， 综合器在接受VHDL程序并准备对其综合前， 必须获得与最终实现设计电路硬件特征相关的工艺库信息， 以及 获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将 VHDL程序转化成电路实现的相关信息。 4在EDA技术中，自顶向下的设计方法的重要意义是什么 ？ P7~10 答：在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。 5 IP在EDA技术的应用和发展中的意义是什么 ？ P11~12 答：IP核具有规范的接口协议，良好的可移植与可测试性，为系统开发提供了可靠的保证。 第——早 1 叙述 EDA 的 FPGA/CPLD 设计流程。 P13~16 答：1.设计输入（原理图/HDL文本编辑）;2.综合；3.适配；4.时序仿真与功能仿真；5.编程下载；6.硬 件测试。 2 IP是什么？IP与EDA技术的关系是什么 ？ P24~26 IP是什么？答：IP是知识产权核或知识产权模块，用于 ASIC或FPGA/CPLD中的预先设计好的电路功能 模块。 IP与EDA技术的关系是什么？答：IP在EDA技术开发中具有十分重要的地位；与 EDA技术的关系分有 软IP、固IP、硬IP :软IP是用VHDL等硬件描述语言描述的功能块，并不涉及用什么具体电路元件实现这些 功能；软IP通常是以硬件描述语言 HDL源文件的形式出现。 固IP是完成了综合的功能块，具有较大的设计 深度，以网表文件的形式提交客户使用。硬 IP提供设计的最终阶段产品：掩模。 3叙述 ASIC的设计方法。 P18~19 答：ASIC设计方法，按版图结构及制造方法分有半定制 （Semi-custom）和全定制（Full-custom） 两种实现 方法。 全定制方法是一种基于晶体管级的，手工设计版图的制造方法。 半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正 确率。半定制法按逻辑实现的方式不同，可再分为门阵列法、标准单元法和可编程逻辑器件法。 4 FPGA/CPLD 在ASIC设计中有什么用途 ？ P16,18 答：FPGA/CPLD在ASIC设计中，属于可编程 ASIC的逻辑器件；使设计效率大为提高，上市的时间大 为缩短。 5简述在基于FPGA/CPLD的EDA设计流程中所涉及的 EDA工具，及其在整个流程中的作用。 P19~23 答：基于FPGA/CPLD的EDA设计流程中所涉及的 EDA工具有：设计输入编辑器（作用： 接受不同的 设计输入表达方式，如原理图输