8位乘法器设计.docVIP

8位乘法器设计 8位乘法器设计 PAGEPAGE 13 8位乘法器设计 EDA大作业 基于VHDL的8位乘法器设计 1.乘法器原理 8位乘法器可用移位和加法来实现，两个8位数相乘，总共需要执行8次加法运算和8次移位运算，由乘数的末位值确定被乘数是否与原部分积相加，从乘数的最低位开始，若乘数为1，加被乘数，然后右移一位，形成新的部分积，乘数同时右移一位；若乘数为0，加上零值，然后右移一位，形成新的部分积，乘数同时右移一位，直到乘数的最高位为止，从而得出最终的乘积结果。 实现原码一位乘法的硬件逻辑结构图如下图所示。用寄存器R0存放部分积；R0存放乘数Y,并且最低位Yn作判断为;R0和R1都具有右移功能并且是连通的；寄存器R2存放被乘数X,加法器完成部分积与位积求和，计数器记录相加移位的操作次数。 R0 部分积R1 乘数Y Yn 计数器 R0 部分积 R1 乘数Y Yn 计数器 移位控制加法器 移位控制 加法器 控制门 控制门 控制电路 控制电路 R2 X0 被乘数X R2 X0 被乘数X 8位乘法器的顶层设计主要分成四大功能模块 ，并可根据分解的层次进行设计， 各个功能模块作用介绍如下： 右移寄存器模块：是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移，本设计采用的一个8位寄存