数字逻辑电路第五章同步时序.pptxVIP

数 字 逻 辑;复习： 同步时序逻辑电路分析;二、 代数分析法的一般步骤 ;5.3 同步时序逻辑电路的设计 ;　　2．状态化简，求得最小化状态表； ;5.3.1 建立原始状态图和原始状态表;　　三、 根据需要记忆的信息增加新的状态 　　同步时序电路中状态数目的多少取决于需要记忆和区分的信息量。　　; 例 某序列检测器有一个输入端x和一个输出端Z。输 入端 x 输入一串随机的二进制代码，当输入序列中出现“011” 时，输出Z产生一个1输出，平时Z输出0 。典型输入、输出序列如下。　输入x:　1　0　1　0　1　1　1　0　0　1　1　0 　　　　输出Z:　0　0　0　0　0　1　0　0　0　0　1　0 　　试作出该序列检测器的原始状态图和原始状态表。;可画出状态图如下：　　;相应状态表如下：　　;　　2．假定用Moore型同步时序逻辑电路实现该序列检测器的逻辑功能. 　　由于电路输出完全取决于状态 ，而与输入无直接联系。在作状态图时，应将输出标记在代表各状态的圆圈内。;构造Moore型原始状态图如下：;　　例　设计一个用于引爆控制的同步时序电路，该电路有一 个输入端x和一个输出端Z。平时输入x始终为0，一旦需要引爆， 则从 x 连续输入4个1信号(不被0间断)，电路收到第四个1后在 输出端Z产生一个1信号点火引爆，该电路连同引爆装置一起被 炸毁。试建立该电路的Mealy型状态图和状态表。 　　（该问题的实际意义？----------施工的安全性！）;　　设：状态A---电路初始状态； 　　　　状态B---表示收到了第一个1输入； 　　　　状态C---表示收到了连续2个1输 入； 　　　　状态D---表示收到了连续3个1输入。 　　根据题意，可得到该电路的Mealy型原始状态图和原始状态表如下。图、表中用“d”表示不确定次态或不确定输出。;　　注意: 　　在时序电路设计中，状态化简时利用不完全确定状态表中不确定次态和不确定输出的随意性，通常可使设计方案变得更简单。这一点类似包含无关最小项的组合电路设计，只不过在处理上要复杂一些。;5.3.2　状态化简;一、 完全确定状态表的化简; ;　　③ 性质 　　等效状态具有传递性。即假若S1和S2等效，S2和S3等效,那 么，一定???S1和S3等效。记作 　　　　　(S1，S2)，(S2，S3)　　　　(S1，S3);　　(3) 最大等效类 　　所谓最大等效类，是指不被任何别的等效类所包含的等效类。 　　换而言之，如果一个等效类不是任何其他等效类的子集， 则该等效类称为最大等效类。;2．状态化简;　　顺序比较：按照隐含表中从上至下、从左至右的顺序，对照原始状态表依次对所有“状态对”进行逐一检查和比较，并将检查结果标注在隐含表中的相应方格内。;　　③求出最大等效类 　　在找出原始状态表中的所有等效对之后，可利用等效状态的传递性，求出各最大等效类。;(2)化简举例;　　② 寻找等效对 　　根据等效状态的判断标准，依次检查每个状态对，可得到顺序比较结果如图 (a)所示。 　　关联比较的结果如图 (b)所示。;　　由判断结果可知，原始状态表中的7个状态共有四个等效对：(A，B)，(A，E)， (B，E)，(C，F)。;　　④状态合并，作出最小化状态表 　　令{A,B,E}----a、{C,F}---b、{D}---c、{G}---d，并代入原始状态表中，即可得到化简后的状态表如下边右表所示。 ;　　不完全确定状态表的化简引入了相容状态的概念，详见教材相关内容！　　;5.3.3 状态编码;一、确定二进制代码的位数;一种常用方法称为相邻分配法。;　　相邻分配法的状态编码原则如下： 　　① 次态相同，现态相邻。(即在相同输入条件下，具有相同次态的现态应尽可能分配相邻的二进制代码；) 　　② 同一现态，次态相邻。(即在相邻输入条件下，同一现态的次态应尽可能分配相邻的二进制代码；) 　　③ 输出相同，现态相邻。(即在每一种输入取值下均具有相同输出的现态应尽可能分配相邻的二进制代码。);三、举例;　　根据相邻法的编码原则，4个状态的 相邻关系如下：　　根据原则①，状态B和C应分配相邻的 二进制代码； 　　根据原则②，状态B和C、A和D、C和 D应分配相邻的二进制代码； 　　根据原则③，状态A和D应分配相邻的 二进制代码。 　　综合①~③可知，状态分配时要求满 足B和C、A和D、C和D相邻。 　　在进行状态分配时，为了使状态之间 的相邻关系一目了然，通常将卡诺图作为 状态分配的工具。;　　将状态表中的状态A、B、C、D分别用编码00、01、11、10代替，即可得到该状态表的二进制状态表如右下表所示。;5.3.4 确定激励函数和输出函数并画出逻辑电路图;