计算机组与接口技术2014课件.pptxVIP

第九章 人机接口嵌入式系统数字视频处理权威指南[美] Michael Parker, Suhel Dhanani 著邓天平 译2014.8， 59元学习目标了解显示器、键盘、鼠标的基本工作原理了解VGA接口基本原理了解PS2接口工作原理掌握VGA接口设计掌握显示器图形以及字符显示原理，并能编程控制显示不同的图形以及字符掌握键盘接口程序设计掌握鼠标接口程序设计CRT显示器外部结构 LCD外部结构 显示控制卡 由于CRT显示器工作在模拟状态，而计算机处理的是数字信号，因此，需要将数字信号转换为模拟信号。显示卡的基本功能就是完成这种数模转换。 显示控制卡的组成结构 显示卡组成部分 VGA接口 CRT显示器上使用VGA接口（也称D-SUB端口）。此接口共15针，分为3排，每排5针，接口为D字型，用于传送模拟信号。 一般主板集成的显卡只提供该接口的输出。目前，该接口的15针并没有完全利用起来。15针中有5针是用来传送红（R）、绿（G）、蓝（B）、行（H）、场（V）这5种分量信号。 VGA接口 引脚信号引脚信号引脚信号1红色6红色信号地11保留2绿色7绿色信号地12保留3蓝色8蓝色信号地13行同步信号4保留9保留14场同步信号5测试位10同步地15保留表 15针VGA显示器接口管脚排列及信号含义VGA接口标准9.1 显示器工作原理简介CRT显示器显示原理LCD显示器显示原理在彩色LCD面板中，每一个像素都是由三个液晶单元格构成，其中每一个单元格前面都分别有红色，绿色，或蓝色的过滤器。显示器成像原理显示器扫描信号完成一行扫描的时间称为水平扫描时间，其倒数称为行频率；完成一帧（整屏）扫描的时间称为垂直扫描时间，其倒数称为场频率VGA接口标准VGA行时序分辨率信号类型同步脉冲a显示后沿b显示时序c显示前沿d一个周期800*600行同步128像素88像素800像素40像素1056像素场同步4行23行600行1行628行640*480行同步96像素48像素640像素16像素800像素场同步2行29行480行10行521行行、场同步信号与显示区域之间的关系如果显示器采用逐行扫描方式,60Hz的刷新频率，且分辨率为640*480，那么控制每个像素的显示时间周期为：因此像素的时钟频率为25MHz。如果显示器采用逐行扫描方式要求60Hz的刷新频率，且分辨率为800*600，那么控制每个像素的显示时间周期为：因此像素的时钟频率为40MHz。 如果每个像素采用8位来表示颜色信息，则要求显示控制器与显示存储器之间的带宽为：fclk*89.2 简单VGA显示控制器设计分辨率640*480，列计数器每计数800个时钟脉冲时复位，并同时产生一个脉冲给行计数器，行计数器每计数521个列计数器送来的脉冲时复位。列计数器和行计数器同时送出计数输出给控制逻辑单元。当列计数器的输出在0~95之间时，HSync输出低电平；列计数器的输出在96~799之间时，HSync输出高电平。当行计数器的输出在0~1之间时，VSync输出低电平；行计数器的输出在2~520之间时，VSync输出高电平。显示器分辨率为640*480，每个像素的颜色信息采用8位来描述，那么该图像数据存储区的大小则为640*480个字节，即307200个字节存储空间。只有当列计数器计数范围在144~783之间，且行计数器计数范围在30~429之间时，显示器才能显示图像，内部地址才能发生改变，地址的变化规律与颜色信息的位数相关。如果8位颜色信息表示一个像素，每个时钟作用下存储器地址都需要增加1；如果16位颜色信息表示一个像素，每个时钟作用下存储器地址都需要增加2；如果4位颜色信息表示一个像素，每两个时钟作用下存储器地址才需要增加1。VGA控制器设计举例试基于FPGA Verilog语言设计该VGA显示接口控制器，要求输出VGA标准为640*480@60Hz，颜色信息为8位。行、列计数器采用Verilog语言描述module counter( input clk_25, input rst, output reg [9:0] hcnt, //列计数器 output reg [9:0] vcnt //行计数器 );always @(posedge clk_25 ) begin if(rst==1) //复位时清除计数器 begin hcnt=0; vcnt=0; end else begin if(hcnt799) hcnt=hcnt+1; else begin hcnt=0; if (vcnt520) vcnt=vcnt+1; else vcnt=0; end endendendmodule行、场同步信号verilog语言描述module sync(input