基于FPGA的段数码显示译码器的设计.docxVIP

PAGE PAGE 1 / 3 实验名称：七段数码显示译码器的设计 1. 实验目的： 了解七段数码显示译码器的原理 学习 VHDL 的 CASE 语句应用及多层次设计方法。 熟悉 Quartus II 的使用，熟练掌握程序的编译，波形的仿真及下载的过程。 2 实验内容： 编写七段数码显示译码器的程序，并编译，下载到试验箱中查看结果 。 实验方案（程序设计说明） 七段数码是纯组合电路，通常的小规模专用 IC ，如 74 或 4000 系列的器件只能作十进制 BCD 码译码，然而数字系统中的数据处理和运算都是二进制的，所以输出表达都是十六进制的，为 了满足十六进制的译码显示，最方便的方法就