计算机组成原理课程设计指导书.docxVIP

《计算机组成原理》 课程设计指导书 ——简单模型机的微程序设计 2010年4月 第一部分基本模型机的硬件、指令系统及其微程序的设计 一、模型机的CPU及系统硬件 图1模型机的CPU及系统硬件组成 各部件的功能及控制信号如下： 运算器由算逻部件ALU（8位）、暂存器DR1、DR2及通用寄存器等组成。ALU的功 能控制信号为S3、S2、SI、SO、M、CN,可以实现48种算术和逻辑运算功能，如图2所 运算器为单总线结构，其输入端分别连接到暂存器DR1和DR2,其装入数据的微命 令分别为LDDR1和LDDR2,当它们为1电平时由行拍脉冲T4将数据总线上的数据装入相 应的暂存器。RO、RI、R2为通用寄存器。R0的装入数据的微命令为LDRO, R1的装入数 PAGE PAGE # 据的微命令为LDR1, R2的装入数据的微命令为LDR2。299为实现移位运算的装置，当 299B微命令有效时，其数据端和数据总线连接。 控制器由程序计数器PC、指令寄存器IR、地址寄存器AR、时序电路、控制存储器 及相应的译码电路组成。 74LS181四位算数逻辑单元/函数发生器 国圆222]3回国切16]回回131选择有效高数据S3 S2 SI SO 国圆222]3回国切16]回回131 选择 有效高数据 S3 S2 SI SO I=H 逻辑功能 ?二L算数运算 Cn=H （无进位） Cn=L （有进位） L L L L LLLL H H L L HLHL F二 A F=A+B f=Xb F=0 F=A F = A+B F=A+B F二减1（2的本序） F 二 A加 1 F=（A+B）加1 F=（A+B）加1 F=0 L L LL HHHH H H LL HLHL F=AB F=B F=A 中 B F=AB F=A加点加］_ F=（F+B）加AB F二A城B减1 F=疝减1 F 二 A加 AB 加 1_ F=（A+B）加 AB 加 1 F 二 A减 B F-AB HHHH LLLL H HL L HLHL F=A+B F=AeB F 二B F=AB F=A 加 AB F 二 A加B F4+B加 AB F = AB 减 1 F=A加AB加1 F二A加B加1 F-+B 加 AB 加 1 F 二 AS HW — I Wyx M M MM — HH L L HLHL F=1 F=A+B F = A+B F二 A F=A 加 A F=（A+B）^1A F=（A+B）加 A F 二 A减 1 F二A加A加1 F =（A+E）加 A加 1 F =（A+B）加 A加 1 F二 A 图2 74LS181功能表 程序计数器PC的功能是存放下一条指令的地址，其输出是向地址寄存器提供要将 执行的指令在存储器中的地址。在提供地址后立即加1,指向指令的下一个字节或下一 条指令的地址。其控制微命令有三个。当LOADR而LDPC=1时，由T4的正跳变将数据 总线上的数据装入PC：当当LOAD」而LDPO1时PC的内容加1：当PCB=1时，PC中的 地址信息送到数据总线上。 指令寄存器IR用于存放当前执行的指令。当微命令LDIR=1时，由节拍脉冲T3将 数据总线上的数据装入。 地址寄存器AR存放要从存储器中读出的数据或指令的地址或要向存储器写入数据 或指令的地址。当微命令LDAR=1时，由行拍脉冲T3将数据总线上的数据装入。 存储器RAM用于存放程序和数据。当片选信号CE=0时，如果W/R为0,则根据AR 中的地址，从存储器中读出数据并送到数据总线上：如果W/R为1,则根据AR中的地址, 01 01 向存储器中写入数据总线上的数据，片选信号CE是由微指令中的有关字段(B1B0)译 码产生的。 模型机有两个外部设备：愉入设备是置数开关SW,用于设置数据或地址，当微命令 SWB=O时，设置的数据送到数据总线上；SWB也是由微指令中的有关字段(B1B0)译码 产生的。输出设备是两位LED数码管，当微命令LEDBE时，数据总线上的数据送到数 码管显示。 二、基本模型机的指令设计 根据基本模型机的硬件设计五条机器指令：外设输入指令IN、二进制加法指令 ADD、存数指令STA、输出到外设指令OUT、无条件转移指令JMK指令格式如下： 助记符机器指令码IN ADDSTA OUT JMPaddr addr addr addr0000000100100011 助记符 机器指令码 IN ADD STA OUT JMP addr addr addr addr 0000 0001 0010 0011 0100 0000 0000 0000 0000 0000 X X X XXXXX X X X X X X X X； X X X X； X X X X； X X X X； 说明 置数开关SW (KD