数字电路与数字逻辑》期末考试及答案.docVIP

4•对于D触发器，欲使Qn+1=Qn, 《数字电路与数字逻辑》 期末考试试卷 考生注意：1本试卷共有五道大题，满分 100 分。 输入D=（ ），对于T触发器, 欲使Qn+1=Qn，输入T=（ ） 5.—个512*8位的ROM芯片，地 址线为（ ）条。 ）条，数据线为 6.对32个地址进行译码，需要 总分 题号 -一一 - 三 四（ 五片 核分人 题分 20 20 10 7 存 24 = 储器起始地 复查人 得分 的 存储系 统的最高地址为 ( 址为全0, 256K*32 、填空题（每小题 1分，共20分） 74138译码器。 2 •考试时间90分钟。 3 •卷面整洁，字迹工整。 4 •填写内容不得超出密封线。 ）。 1.将下列二进制数转为十进制数 (1010001) B =( 2. 反码 3. 11 101 ) B 将下列有符号的十进制数转换成 相应的二进制数真值、原码、反 码和补码 +254.25 =( (76.125) (10110) 8.将下列各式变换成最简与或式的 形式 AB AC BC = 得分 评卷人 ) 真值 = ) 原码 ）补码 个不同数制的数 (27A) h b、(67) 次序排列（ )( O按从大到小的 )( （ ） 9 .五级触发器的进位模数最大为 （ ）进制。 、组合电路设计题（每空 10分，共20分） 1.用八选一数据选择器74LS151实现逻 辑 函 数 L(代 B,C) = AB + BC + AC A （10 分） 2、用74LS138设计一个电路 实现函数F = AB+ B C （提示: 在74LS138的示意图上直接连 线即可）（10分） 74151   1•用JK触发器设计一个“ 11T序列检 测器，允许重复，要求用一个输出信号 来表示检测结果。（16分） 2、 试用74161设计一个同步十进制计数 器，要求采用两种不同的方法。（10分） 《数字电路与数字逻辑》期末 考试答案 一、填空 1、81， 3.625 3、 （ 27A ） h （ 76.125 ） d （ 67 ） o （10110 ） B 4、 Qn, 1 5、 9, 8 6、 4 7、 （3FFF）H 8、 AB A+B AB+C 二、 组合逻辑设计题 1、 （ 5 分） F= ABC ABC ABC ABC =m 3d3 + m5d5+m ede+m 7d7 （5分）贝U d3 d5 d6 d7为1，其他为0， 画图略。 2、 F= 丫3 丫4丫5 丫7 三、 组合逻辑分析题。 （5 分）F=A 二 B 二 C （5分）异或功能 四、 时序电路 1、 状态方程：（4分） n卅 n Q1 二 D1=Q1 n卅 n —— n n n Q2 = J Q2 k Q^ Q1Q2 状态表：（4分） 0 ：0 1 1 0 1 0 0 1 \0 0 1 1 1 0 0 状态转换图（4分） 画波形图（2分） 2、L=（詛+E）丽①U= （4 分）； C1=AB+ （A+B C （4 分）； 全加器（2分） 五、 1、设计题 1. （3分）画出状态迁移图•如图（1）所示： 2. （2分）列出状态表.如表⑵所示（化 简前）；如表⑶所示（化简后） 3. 化简状态.通过状态表可以看出，所列 状态为最简状态. 4. （ 2 分） 状 态分 配. S o-QiQ=OO;Si-QiQ=01;S2-QiQ= 10;S 3-QiQ=11. 5. （ 6分）求激励方程.如用JK触发器则 激励方程为（由卡诺图（4、5）得）: Qin+1=XQnQn+XQn Ji=XQn，Ki=X; Qon+1=XQnQn+XQnQn Jo=XQn 如XQn 6. （3分）画出逻辑电路图.如图⑹ 所示： 后十个有效状态 2、（ 5分）第一种方案：设从 Q 3 Q 2 Q i Q o = OOOO状态开始计数，取 D 3 D 2 Di D o =OOOO 。 采用置数控制端获得N进制计数器一 般都从O开始计数。写出S N-1的二进 制代码为 S N-1 = S 1O-1 = S 9 = 1OO1 写出反馈归零（置数）函数。 由于计数 器从O开始计数，应写反馈归零函数 （5分）第二种方案：利用后1O个状态 O11O 〜1111，取 D 3 D 2 D 1 D O = O11O，反馈置数信号从进位输出端 CO 取得。取状态S15 = 1111，此时正好 彳律LD= 口0 =0 CO=1，经非门， 可取代 与非门