verilog实验四分频器.pdfVIP

  • 112
  • 0
  • 约3.8千字
  • 约 4页
  • 2021-11-17 发布于天津
  • 举报
实验报告题目分频器系部名称通信工程专业名称通信工程班级班内序号学生姓名时间一实验要求设计一个将时钟分频为的时钟有复位端二实验内容源文件测试文件三实验心得通过本实验我更加熟悉了这门语言并能使用软件能自己设计编写一些程序和其测试文件并将测试结果输出验证理论的学习加深理论知识的理解这样可以更直观形象的理解各种电路器件的工作有助于今后的学习

Verilog 实验报告 题 目: 分频器 系 部 名 称 : 通信工程 专 业 名 称 : 通信工程 班 级 : 班 内 序 号 : 学 生 姓

文档评论(0)

1亿VIP精品文档

相关文档