FPGA触发器与计数器实验报告.pdfVIP

v1.0 可编辑可修改 上海电力学院 FPGA应用开发实验报告 实验名称： 触发器与计数器 专 业： 电子科学与技术 姓 名： 班 级： 学 号： 1. 触发器功能的模拟实现 实验目的： 1．掌握触发器功能的测试方法。 2 ．掌握基本 RS触发器的组成及工作原理。 11 v1.0 可编辑可修改 3．掌握集成 JK 触发器和 D触发器的逻辑功能及触发方式。 4 ．掌握几种主要触发器之间相互转换的方法。 5．通过实验，体会 EPLD芯片的高集成度和多 I/O 口。 实验说明： 将基本 RS触发器，同步 RS触发器，集成 J-K 触发器， D 触发器同时集一 个 FPGA芯片中模拟其功能，并研究其相互转化的方法。 实验的具体实现要连线测试，实验原理如图所示： 2. 计数器 在VHDL中，可以用 Q=Q+1简单地实现一个计数器，也可以用 LPM来实现。下 面分别对这两种方法进行介绍。 方法一： 22 v1.0 可编辑可修改 第 1步：新建一个 Quartus 项目。 第 2步：建立一个 VHDL文件，实现一个 8位计数器。计数器从“ 开始计到“”， 计数器的模是 256。计数器模块还需要包含一个时钟 clock 、一个 使能信号 en、一个异步清 0信号 aclr 和一个同步数据加载信号 sload 。模块符号如 下图所示： 第3步： VHDL代码如下： 第4步：将 VHDL文件另存为，并将其设定为项目的最顶层文件，再进行语法 检查。 33 v1.0 可编辑可修改 第 5步：语法检查通过以后，用 KEY[0] 表示 clock ，SW[7..0] 表示 data ， SW[8~10]分别表示 en、sload 和aclr ；LEDR[7..0] 表示q 。 第6步：引脚分配完成后，编译并下载。 第 7步：修改上述代码，把计数器的模更改为 100，应如何操作。 模为 100的计数器， VHDL代码如下： 方法二：使用 LPM实现 8位计数器。 LPM是指参数化功能模块，用 LPM可以非常方便快捷地实现一个计数器。 第 1步：选择 Tools-MegaWizard Plug-In Manager 命令，打开如下图所示 的对话框。 44 v1.0 可编辑可修改 第2步：直接单击 Next按钮，出现如下图所示的对话框。如图所示，在左边 的选择框中选择“ LPM_COUNTER”，在输出文件类型单选框中选中“ VHDL”，并 输入文件名为“ counter_lpm ”。 第3步：完成设置后直接单击 Next按钮，打开如下图所示的对话框。在输出 位数的