16位ALUVHDL实现源程序-高考高中.docxVIP

16位ALUVHDL实现源程序-高考高中 FPGA16位ALU的VHDL源程序,有详细注释。 思考题： 编写十六位运算器的VHDL程序――MYALU 实验任务：用CPT16 的扩展实验板上的开关K3 、K2、K1、K0做为输入、八段数码 管LED0..LED3做为输出，用VHDL语言编写程序，下载到EP1C6中，实现十六位模型机的MYALU 功能见下表。 实验说明： 在MYALU.VHD程序设计中，定义 A 为16位累加器，其值由K3 、K2 两组开关输入； W 为16位工作寄存器，其值由K1、 K0 两组开关共输入； S2、S1、S0 为运算功能控制位，接在K4开关的第2、1、0个开关上，根 据S2、S1、S0 的不同，MYALU 实现不同功能 D为运算结果输出，显示在四位八段管LED3..LED0上； CIn 为进位输入，由K4 开关组的第3 个开关输入； COut 为进位输出，用发光二极管L0 显示其状态。 逻辑功能： library ieee; ------库程序包调用 use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.al