quartusmodelsim时序分析非常好图文式指导.pdfVIP

下载本文档

17
0
约2.74千字
约 16页
2021-11-26 发布于天津
举报
版权申诉

quartusmodelsim时序分析非常好图文式指导.pdf

1、本文档内容版权归属内容提供方，所产生的收益全部归内容提供方所有。如果您对本文有版权争议，可选择认领，认领后既往收益都归您。。
2、本文档由用户上传，本站不保证质量和数量令人满意，可能有诸多瑕疵，付费之前，请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形，可联系本站下载客服投诉处理。
3、文档侵权举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

一准备工作首先需要综合工具生成用于功能或时序仿真的网表文件为为以及使用仿真工具进行时序仿真时所需要的包含时序延时信息的标准延时格式输出文件这里我们以工具为的为例使用讲解如何使用生成时序仿真所需的及文件这里我们先使用工具对工程进行综合综合通过后进行如下操作设置仿真工具的路径设置用户存放的路径选择菜单栏的如下图所示在窗口下选择左栏下的则右栏出现相应的仿真工具我们选择并设置路径该路径为用户存放的路径完成后单击如下图所示设置生成文件存放的位置选择菜单栏的如下图所示此时我们进入相应的状态栏选择左栏下的在选

一、准备工作首先需要 EDA 综合工具生成用于功能或时序仿真的网表文件（ VHDL 为 .vho，Verilog 为.vo），以及使用 EDA 仿真工具进行时序仿真时所需要的包含时序延时信息的标准延时格式输出文件（ .sdo）。这里我们以 EDA 工具为 ALTERA 的 Quartus II 9.0 为例，使用 Verilog DHL ，讲解如何使用 Quartus I