数电课程设计.docxVIP

数电课程设计 数电课程设计 PAGE / NUMPAGES 数电课程设计 数电课程设计 D 4 20XX 11 10 1 工作撰写科技报告和技术资料打下基础。 此次课程设计，是让我们通过掌握下降沿 D 触发器以及 计数器的相关原理，来实现用下降沿 D 触发器来组成 4 位异 步二进制加计数器。 边沿 D 触发器是电平触发的主从触发器工作时，必须在 正跳沿前加入输入信号。如果在 CP 高电平期间输入端出现 干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在 CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。因此边沿边沿 D 触发器。 计数器是一个用以实现技术功能的时序不见，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计 数器和异步计数器。 根据计数制的不同， 分为二进制计数器，十进制计数器和任意进制计数器。分居计数器的增减趋势， 又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是路，都有品种较齐全的中规模集成计数器。如果需要使用的话只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。