第四章、veriloghdl设计技巧剖析.docxVIP

第四章、 Verilog HDL设计技巧 本章通过一些简单的实例演示一下如何在 verilog hdl中实现看似不可能实现的技巧，主要包 括 1?双向端口的使用 2.PWM波形的产生 3?常见几种分频器的设计 4?巧用存储器定义语句实现存储器设计 5?基于存储器的DDS设计 6?有限状态机 本章讲述一些常用的 verilog设计方法和技巧，可以加速实际的工程应用，提高效率。 双向端口 双向端口在应用过程中常常用到， 如在进行和存储器的接口设计时。 由于存储器的数据线是 双向信号，故FPGA的端口也必须用双向端口才能够连接。 Verilog HDL中的双向端口关键字为 in out，女口 in out dat，则表示dat为一个双向（既可以输 入也可以输出）的端口。 在硬件中为了更好的处理端口，大多数情况下都是使用单向端口，即 in put或者output。这 样更容易对电路的逻辑进行描述。 双向端口也往往转换成两个单向的端口进行操作。 仔细分 析一下，当一个端口作为双向端口时，实际上是分时的输入和输出，也就是说，当内部逻辑 需要双向端口作为输入时，这时候是用双向的输入功能，反之，用输出功能。假设 ”内部需 要”为一个变量，暂且命名为 dir，则，双向端口转化为两个单向端口的电路就可以如下图所 示。 图中，实线框是整个的逻辑设计电路模块， io为此模块的双向端口。 虚线框为将双向端口