28335开发实战模块精讲课件时钟.pptxVIP

TMS320F28335 DSP开发实战-模块精讲第5章 时钟模块实例讲解引子总览晶振和PLL模块时钟寄存器目录14XCLKOUT的产生52631、本书“实战为线，倒序学习”。2、0000B表示二进制的0000，而不是十六进制的0x0000B。3、“xxx寄存器位6”意思是“xxx寄存器的字位6号”，也就是xxx寄存器从0字位开始数，字位6号，注意：从0字位开始，而不是从1开始；本章阅读小提点时钟clock，是电子系统运行的基石。良好的时钟信号，应该是一个正弦波或者方波，杂波/谐波尽可能的少，抖动尽可能少。可以用一个无源晶振作为输入，经过PLL倍频之后成为150MHz的信号引子典型应用5.2 总览1、CLKINT是输入到CPU的时钟信号，之后作为SYSCLKOUT输出，所以说CLKIN和SYSCLKOUT有着同样的频率。2、输出到众多外设的时钟，可以设置为使能/屏蔽，这样可以减少功耗。典型应用5.3 晶振和PLL模块1、CLKIN是输入时钟，由晶振和PLL模块产生。2、三种时钟方案及优缺点。 A、3.3V外部时钟。 B、1.9V外部时钟。 C、内部振荡器+起振电容。典型应用5.3 基于PLL时钟模块■ PLL锁相环。 可以使用外部振荡器或者晶振 PLL提供了高达10倍的比例。 PLL的比例可以通过软件来改变。■ 基于PLL的时钟模块，提供了两种操作模式： ◆ 晶体/共鸣器操作模式