二维条码识别嵌入式系统设计整理.pdfVIP

二维条码识别嵌入式系统设计 采用 SOPC 技术，以 EP2C35 为主控芯片，实现二维条码识别系统的设计，并提 出一种适用于嵌入式系统的 PDF417 条码识别算法。 实验表明， 该识别系统能够快速准 确地识别二维条码，效果良好。 二维条码 PDF417 中 PDF 为 Portable Data File 的缩写，每一个 PDF 码的储存量 可高达 1 108 字节，若将数字压缩则可存放 2 729 字节。作为一种新的信息存储和传递 技术， PDF417 具有成本低、信息可随载体移动、不依赖于数据库和计算机网络、保密 防伪性能强等优点，广泛应用在国防、公共安全、交通运输、医疗保健、工业、商业、 金融、海关及政府管理等领域， PDF417 码的例子如图 1 所示。 1 二维条码识别嵌入式系统总体设计 本系统在 FPGA 上使用 SOPC 技术来实现无线手持二维条码识读器，与传统一维 条码识读器最大的区别在于完全脱离后台数据库，以及在高达 50 ％破损率的情况下能 够进行高效率识别。 SOPC 技术是一种基于 FPGA 解决方案的 SOC ，由美国 Altera 公司于 2000 年提 出。基于 SOPC 平台的开发结合了 FPGA 灵活可编程与片上。 NioslI 软核处理器的用 户可配置等特点。在实现某功能时，通过在 NiosII 处理器下编写 C 程序运行，也可以 使用硬件模块来加速。本系统综合两种实现思路，采用高性价比的 Cyclone II EP2C35 系列 FPGA 实现，系统总体结构如图 2 所示。 整个系统由低到高分为三个层次：条码识别的硬件平台、 μC／OS — II 操作系统、 条码译码核心算法。最底层硬件平台采用 Altera 公司的 Cylone II EP2C35 与 ADI 公司 的视频解码芯片 ADV7181B ，具有 8 MB 的 Flash 存储器， 1．MB 的 SRAM 等外设； 中间层 μC／OS — II 操作系统提供任务调度和设备驱动，以及提供各种中断来实现对外 界请求的响应，如模式切换、 LCM ．显示、射频传送等，有效地提高了系统运行速率； 最顶层条码译码核心算法包括了对条码图像的预处理和对译码数据的 RS 纠错，采用 C 语言在 NiosII 的集成开发环境中 (IDE) 实现。 1 ．1 系统硬件结构 系统通过配置视频采集芯片 ADV7181B ，通过图像采集子系统将 CCD 采集到的条 码数据存储在 SRAM 中后，产生硬件中断，处理器响应中断， Nios 对 SRAM 中的数据 进行图像预处理、 译码及纠错， 通过译码算法硬件加速模块对耗时较多部分算法进行优 化，在实现条码数据译码及纠错后，产生射频传送和 LCM 显示中断，进入中断程序将 译码数据通过射频传输模块发送到上位机，并且在 LCM 实时显示。其硬件平台结构原 理如图 3 所示。 1 ．2 图像采集子系统 由于本设计采用的是灰度图，因此图像采集子系统的主要功能是：配置采集芯片， 从解码芯片读出数据流，根据行场同步信号对数据流进行分离，提取出亮度信号，并将 采集到的亮度信号通过乒乓缓存存入 SRAM 中。 在二维条码识别嵌入式系统设计中，采用 ADI 的解码芯片 ADV7181B 进行图像信 号的数模转换， FPGA