基本数字钟电路的设计、制作与检测.docxVIP

PGE \* MERGEFORMT PGE \* MERGEFORMT 1 基本数字钟电路的设计、制作与检测 XX：1007-9416（20XX）04-0180-01  数字钟用途广泛，且以其结构小，价格低，精度高，功能多等优点而倍受喜爱。目前市面上的各种多功能数字钟大多数由专用集成电路制作，对初学者来说很难理解和掌握其原理及结构。通过用集成计数器、译码器、555定时器等构成的最基本的数字钟电路的设计、制作与检测，能将数字电路的基本理论、基本分析和设计方法贯穿起来，可以提高熟练查找学习资料和运用常用集成芯片的能力，掌握小型数字系统的设计方法、组装和调试技术。  1 设计方案  最基本的数字钟电路主要由秒脉冲信号发生器、计数电路、译码显示电路、分时校正电路四部分构成，其电路结构框图如下：  其中秒脉冲信号发生器由555定时器构成50HZ多谐振荡器，用74LS90构成50分频电路，产生秒脉冲信号；计数电路分别由两片74LS160构成60进制计数器，作为秒、分计数电路，再由两片74LS160构成24进制计数器，作为时计数电路，再把秒、分、时电路级联；译码显示电路分别用两位数码管显示，每组都由两片74LS247和两个共阳极数码管构成；分时校正电路可以利用74LS00与非门电路的操纵作用构成，也可以采纳74LS153双4选1数据选择器来构成