清华数字第五阎石课件第撕八章清华.pptVIP

《数字电子技术基础》第五版 三. 寄存器输出结构 用途：产生时序逻辑电路 四. 异或输出结构 时序逻辑电路 还可便于对“与-或”输出求反 五. 运算反馈结构 时序逻辑电路 可产生A、B的十六种算术、逻辑运算 8.3.3 PAL的应用举例 8.4 通用逻辑阵列 GAL 8.4.1 电路结构形式 可编程“与”阵列 + 固定“或”阵列 + 可编程输出电路 OLMC 编程单元 采用E2CMOS 可改写 GAL16V8 8.4.2 OLMC 数据选择器 8.4.3 GAL的输入和输出特性 GAL是一种较为理想的高输入阻抗器件 GAL输出缓冲级 8.5 可擦除的可编程逻辑阵列EPLD 一、结构特点 相当于 “与-或”阵列（PAL） + OLMC 二、采用EPROM工艺 集成度提高 8.7 现场可编程门阵列FPGA 一、基本结构 1. IOB 2. CLB 3. 互连资源 4. SRAM 1. IOB 可以设置为输入/输出； 输入时可设置为：同步（经触发器） 异步（不经触发器） * * 《数字电子技术基础》第五版