- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
;;;鉴于Hi3611具有优良的性能和功耗比,集成度高,特别适用于要求低功耗、高性能、高开放性的消费电子领域,包括但不限于以下应用场景:
智能手机(Smart Phone)
个人数字助手(PDA)
移动互联网终端(MID)
移动个人娱乐设备
GPS导航设备(PND)
移动电视(Mobile TV)
其他手持消费电子产品
;;;;处理器 - ARM926EJ-S
采用32位ARM V5TE ISA(Industry Standard Architecture)、五级流水、内嵌DSP指令扩展和Java加速、兼容32位ARM、16位Thumb和8位Java指令。
提供独立的16KB ICache和16KB DCache、4路Set-associate、8字Cache line;DCache支持Write-back和Write-through操作。
Cache支持伪随机或者Round-robin替换算法,并可进行配置。
独立32位指令和数据AHB总线接口,总线工作频率可为系统时钟的整数分频。
包含MMU(Memory Management Unit),支持Windows Mobile、Windows CE、Linux、PalmOS等高层操作系统。
支持8KB 32-bit接口片上单口SSRAM作为ITCM(Tightly Coupled Memory)和8KB 32-bit接口单口SSRAM作为DTCM。
使用小端字序模式。
支持快速中断请求FIQ(Fast Interrupt Request)和一般中断请求IRQ(Interrupt Request)。;支持JTAG(Joint Test Action Group)调试接口。
支持动态功耗管理和静态功耗管理。
支持动态电压、频率调整。
支持掉电睡眠。
内部总线
符合AMBA(Advanced Microcontroller Bus Architecture)规范。
采用独立8层存储访问AHB总线Matrix,提升系统总线带宽,提供良好的可扩展性。
支持低速外设总线APB,总线位宽32位,总线时钟速率和AHB时钟同频。
支持显示局部总线,支持显示部件对EDC的直接访问。
总线时钟最高频率可达120MHz,可以动态调节总线频率、根据业务得到合适的吞吐量,以满足业务和功耗的需求。
可以根据业务改变8层总线SDRAM访问优先级。;;媒体系统
Hi3611多媒体子系统,包括
-图像采集
- 图像显示输出
- 图像编解码加速
- 图形加速
- 音频处理
适合应用场景:
数码照像、摄像
播放本地音/视频
浏览本地图片
多媒体编辑器
视频电话
录音
UI、视频和游戏硬件加速 ;媒体??统结构图
;媒体系统结构图
;媒体系统结构图
; -LCD连接方式介绍:
1) RGB接口LCD作为单屏
; 3) RGB接口LCD作为主屏,串行接口LCD作为副屏
;-显示控制器 EDC (Enhanced Display Controller)功能结构
;- LCD显示控制器 LDI (LCD Display Controller) 功能结构
特性:
支持16bit和18bit TFT(Thin-Film Transistor)彩色显示。
输入和输出都支持RGB565和RGB666两种格式,支持输入格式向输出格式的自动转换。
接口信号为水平同步信号、垂直同步信号、像素时钟、TFT屏数据输出有效信号、18位像素数据信号。
帧同步信号有效时间、行同步信号有效时间、消隐时间可配置。
帧同步信号、行同步信号、像素时钟有效极性或边沿可配置。
支持的典型分辨率为320?240、240?320、640?480、480?640或自定义,最大支持1024?768。
支持数据大小端格式。 ;媒体系统结构图
; -视频编码器
编码器均集成于硬件模块VENC(Video Encoder)
1) 编码器特性:
- 支持ISO/IEC 14496-2(2004)Simple Profile,Levels0-3;
Advanced Simple Profile、Levels4-5 (MPEG-4)
文档评论(0)