Allegro-PCB-SI---一步一步学会使用Bus-Analysis.pdfVIP

Allegro PCB SI： 一步一步学会使用Bus Analysis Learn Bus Analysis Step by Step Doc Scope : Cadence 16.5 Doc Number : SFTEC11004 Author : Daniel Zhong Create Date : 2011-11-04 Rev : 1.00 Sofer Technology Co., Ltd 目录 1 Bus Analysis简介3 2 仿真过程 3 2.1 实例介绍 3 2.2 准备工作 4 2.2.1 IBIS模型文件和datasheet 4 2.2.2 Derating Table文件 5 2.3 打开文件 7 2.4 SI Setup和Design Audit 9 2.5 总线设置 9 2.5.1 创建仿真总线（Create Simulation Bus） 9 2.5.2 设置总线方向/控制器位号/触发沿/Derating Table文件 12 2.5.3 指定缓冲器模型（Assign Bus Component Buffer Models） 13 2.5.4 选择时钟或选通信号（Select Clocks or Strobes） 14 2.5.5 选择对应的总线网络（Assign Bus Xnets to Clocks or Strobes） 14 2.5.6 指定元件参数（Specify Component Parameters） 15 2.5.7 添加激励（Assign Bus Stimulus） 16 2.6 确认缓冲器模型参数 17 2.7 总线仿真 18 2.7.1 仿真参数设置 19 2.7.2 运行仿真 20 2.8 仿真结果 21 2.8.1 波形 22 2.8.2 报告 23 P 2 / 25 Copyright @ 2005-2011 by Shanghai Sofer Technology Co., Ltd. Sofer Technology Co., Ltd 1 Bus Analysis简介 Allegro PCB SI 中的Source Synchronous Bus Analysis模块是用于仿真和分析源同步总线特别是DDR数据 总线和地址/命令/控制总线的一个后仿真工具，我们可以利用它方便快捷地分析源同步总线的时序、信号质量等 信号完整性问题。 在Allegro PCB SI 16.5版本中，Source Synchronous Bus Analysis模块得到了进一步改进，更有利于DDR3 地址/命令/控制总线的仿真。 2 仿真过程 本文会按照以下步骤依次介绍总线分析（Bus Analysis）的执行： ■ 实例介绍 ■ 准备工作 ■ 打开文件 ■ SI Setup和Design Audit ■ 总线设置 ■ 确认缓冲器模型参数 ■ 总线仿真 ■ 仿真结果 2.1 实例介绍 本文将以一个使用了DDR3芯片的DSP主板为例，介绍总线分析的仿真步骤。主板的主要特性见下表： 内存控制器 TMS320DM8168 (TI DSP) DDR3芯片 EDJ2108BCSE (Elpida DDR3 SDRAM) x 4 运行频率 DDR3-1066 即时钟频率533MH