石油《电子技术》教学资料包 资源推荐 8.docVIP

PAGE 210 电子技术学习指导与习题解答 PAGE 209 第8章 组合逻辑电路 第8章 组合逻辑电路 8.1 学习要求 （1）掌握组合逻辑电路的分析方法与设计方法。 （2）掌握利用二进制译码器和数据选择器进行逻辑设计的方法。 （3）理解加法器、编码器、译码器等中规模集成电路的工作原理和逻辑功能。 （4）了解加法器、编码器、译码器等中规模集成电路的使用方法。 8.2 学习指导 本章重点： （1）组合逻辑电路的分析与设计。 （2）加法器、编码器、译码器等的工作原理和逻辑功能。 （3）利用二进制译码器和数据选择器进行组合逻辑电路设计。 本章难点： （1）组合逻辑电路的分析与设计。 （2）加法器、编码器、译码器电路分析。 （3）利用二进制译码器和数据选择器进行组合逻辑电路设计。 本章考点： （1）由门电路组成的组合逻辑电路的分析与设计。 （2）由二进制译码器组成的组合逻辑电路的分析与设计。 （3）由数据选择器组成的组合逻辑电路的分析与设计。 （4）加法器、编码器、译码器等组合逻辑电路的分析与设计。 8.2.1 组合逻辑电路的分析与设计 组合逻辑电路由若干个基本门电路组合而成，其在任何时刻的稳定输出只决定于同一时刻各输入变量的取值，与电路以前的状态无关。 1．组合逻辑电路的分析 组合逻辑电路的分析是根据给定的逻辑图，确定该电路的逻辑功能。分析的大致步骤是：由逻辑图写逻辑表达式→逻辑表达式化简和变换→列真值表→分析逻辑功能。 2．组合逻辑电路的设计 组合逻辑电路的设计是根据给定的逻辑功能，画出实现该功能的逻辑图。设计的大致步骤是：由逻辑问题列真值表→写逻辑表达式→逻辑表达式化简和变换→画逻辑图。 列真值表是组合逻辑电路设计的关键。设计者必须对问题进行全面分析，弄清楚什么作为输入变量，什么作为输出函数，以及它们之间的相互关系，采用穷举法列出变量可能出现的所有情况，并用0、1表示输入变量和输出函数的相应状态，才能正确地列出真值表。 3．组合逻辑电路中的竞争冒险 在组合逻辑电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因主要是门电路的延迟。发现竞争冒险的方法是：如果卡诺图中乘积项的圈之间有相邻但不相交的情况，则有竞争冒险存在。消除竞争冒险的方法之一是在函数中增加一个乘积项，把卡诺图中两个相邻但不相交的圈连接在一起。 8.2.2 加法器与数值比较器 1．加法器 能实现二进制加法运算的逻辑电路称为加法器。 （1）半加器：能对两个1位二进制数相加而求得和及进位的逻辑电路称为半加器。半加器的真值表如表8.1所示，逻辑表达式为： 表8.1 半加器的真值表 Ai Bi Si Ci 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 逻辑图和逻辑符号如图8.1所示。 （a）半加器的逻辑图 （b）半加器的逻辑符号 图8.1 半加器的逻辑图和逻辑符号 （2）全加器：能对两个1位二进制数相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。全加器的真值表如表8.2所示，逻辑表达式为： 表8.2 全加器的真值表 Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 逻辑图和逻辑符号如图8.2所示。 （a）全加器的逻辑图 （b）全加器的逻辑符号 图8.2 全加器的逻辑图和逻辑符号 把个全加器串联起来，低位全加器的进位输出，连接到相邻的高位全加器的进位输入，便构成了位的串行进位加法器。 2．数值比较器 用来完成两个二进制数大小比较的逻辑电路称为数值比较器。一位数值比较器的真值表如表8.3所示，逻辑表达式为： 逻辑图如图8.3所示。 表8.3 一位数值比较器的真值表 A B F1(AB) F2(AB) F3(A=B) 0 0 0