VHDL程序基本结构.ppt

第2章 VHDL硬件描述语言 EDA技术 图2.4VHDL程序设计基本结构 2.2VHDL程序基本结构 一个相对完整的VHDL程序通常包含实体(Entity)、结构体(Architecture)、配置(Configuration)、程序包(Package)和库(Library)5个部分。 第一页，编辑于星期二：十三点 四十一分。 （1）库、程序包使用说明：用于打开(调用)本设计实体 将要用到的库、程序包；程序包存放各个设计模块共享的 数据类型、常数和子程序等；库是专门存放预编译程序包 的地方。 （2）实体：用于描述所设计的系统的外部接口信号，是可视部分； （3）结构体：用于描述系统内部的结构和行为，建立输入和输出之间的关系，是不可视部分。 （4）配置说明语句：主要用于以层次化的方式对特定的设计实体进行元件例化，或是为实体选定某个特定的结构体。 第二页，编辑于星期二：十三点 四十一分。 实体(ENTITY)是一个设计实体的表层设计单元，其功能是对这个设计实体与外部电路进行接口描述。它规定了设计单元的输入输出接口信号或引脚，是设计实体经封装后对外的一个通信界面。 1．实体语句结构 实体说明单元的常用语句结构如下： ENTITY 实体名 IS [GENERIC(类属表)；] [PORT(端口表)；] END [ENTITY] 实体名； 2.2.1 实体 第三页，编辑于星期二：十三点 四十一分。 实体说明单元必须以语句“ENTITY 实体名IS”开始，以语句“END ENTITY 实体名；”结束。 实体名是设计者自己给设计实体的命名，可作为其他设计实体对该设计实体进行调用时用。 中间在方括号内的语句描述，在特定的情况下并非是必须的。例如构建一个VHDL仿真测试基准等情况中可以省去方括号中的语句。 第四页，编辑于星期二：十三点 四十一分。 2．类属(GENERIC)说明语句 类属(GENERIC)参量是一种端口界面常数，常以一种说明的形式放在实体或块结构体前的说明部分。类属为所说明的环境提供了一种静态信息通道，类属的值可以由设计实体外部提供。 类属说明的一般书写格式如下： GENERIC([常数名；数据类型[：设定值] {；常数名：数据类型[：设定值 ]})； 第五页，编辑于星期二：十三点 四十一分。 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY AND2 IS GENERIC(RISEW：TIME:=1 ns； FALLW：TIME:=1 ns)； PORT( A1：IN STD_LOGIC； A0：IN STD_LOGIC； Z0：OUT STD_LOGIC)； END ENTITY AND2； 【例2.2】2输入与门的实体描述 类属说明中定义参数RISEW为上沿宽度，FALLW为下沿宽 度，它们分别为 1 ns，这两个参数用于仿真模块的设计。 第六页，编辑于星期二：十三点 四十一分。 实体端口说明的一般书写格式如下： PORT(端口名：端口模式 数据类型； {端口名：端口模式 数据类型})； 端口名是设计者为实体的每一个对外通道(系统引脚)所取的名字，一般用几个英文字母组成； 端口模式(端口方向)是指这些通道上的数据流动方式，即定义引脚是输入还是输出； 数据类型是指端口上流动的数据的表达格式。 3．PORT端口说明 第七页，编辑于星期二：十三点 四十一分。 图2.5 端口模式符号图 IEEE 1076标准包中定义了4种常用的端口模式，各端口模式的功能及符号分别见表2.1和图2.5。 表2.1 端口模式说明 第八页，编辑于星期二：十三点 四十一分。 PORT(n0，n1，select：IN BIT； q：OUT BIT； bus：OUT BIT_VECTOR(7 DOWNTO 0))； 【例2.3】端口模式及数据类型定义 说明：n0， n1，select 是输入引脚，属于BIT型； q是输出引脚，BIT型； bus是一组8位二进制总线，属于BIT_VECTOR。