对I2C总线的时钟同步和总线仲裁的深入理解.pdfVIP

对 I2C 总线的时钟同步和总线仲裁的深入理解 每一个 IIC 总线器件内部的 SDA 、SCL 引脚电路结构都是一样的，引 脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管、输入缓 冲为一只高输入阻抗的同相器 [1] 。这种电路具有两个特点： ① 由于 SDA 、SCL 为漏极开路结构，借助于外部的上拉电阻实现了信号的线与逻辑； ② 引脚在输出信号的同时还将引脚上的电平进行检测，检测是否与刚才输出 一致。为 时钟同步和总线仲裁提供硬件基础。 I2C 总线接口内部结构 IIC 设备对总线的操作仅有把线路接地输出逻辑 0 。基于 IIC 总线的设计， 线路上不可能出现电平冲突现象。如果一设备发送逻辑 0 ，其他发送逻辑 1， 那么线路看到的只有逻辑 0 。也就是说，如果出现电平冲突，发送逻辑 0 的始 终是赢家。总线的物理接法允许主设备往总线写数据的同事读取数据。这样两 主设备争总线的时候赢家并不知道竞争的发