带硬件地址识别的UARTIP的设计与实现.docVIP

带硬件地址识别的UARTIP的设计和实现 摘要：在通信和控制系统中，常使用异步串行通信控制器(UART)实现系统辅助信息的传输。为实现多点通信，通常用软件识别发往本站点或其它站点的数据，这会加大CPU的开销。介绍了一种基于FPGA的UARTIP，由硬件实现多点通信时的数据过滤功能，降低了CPU的负担，提高了系统性能。 关键词：UART多点通信FPGA知识产权 在通信和控制系统中，常使用异步串行通信实现多块单板之间的辅助通信，各个单板通过总线方式连接。为了实现点对点通信，需要由软件定义一套较复杂的通信协议，过滤往来的数据，消耗了CPU较多的时间。89C51单片机有一种九位通信方式，采用一位地址位来实现通信对象的选择，只对发往本地址的地址发生中断进而接收数据。通用的UART芯片如16C550和89C51等构成总线式的通信系统时，需要由CPU通过软件处理接收到的地址和产生九位的数据。本文介绍的UART采用VerilogHDL硬件描述语言设计，可以用FPGA实现，可应用于SoC设计中。其主要特性如下： ·全硬件地址识别，过滤数据不需要CPU的介入；支持一个特殊地址，可用于监听和广播。 ·支持查询和中断两种工作方式，中断可编程。 ·接收和发送通路分别有128ByteFIFO，每个接收字节附带状态信息。 ·设计采用VerilogHDL语言，全同步接口，可移植性好。 ·支持自环