FPGA的软核、硬核、固核.docxVIP

PAGE 1 PAGE 1 FPGA的软核、硬核、固核  现在的FPGA设计，规模巨大而且功能复杂，因此设计的每一个部分都从头开始是不切实际的。  现在的FPGA设计，规模巨大而且功能复杂，因此设计的每一个部分都从头开始是不切实际的。一种解决的方法是：对于较为通用的部分可以重用现有的功能模块，而把主要的时间和资源用在设计中的那些全新的、独特的部分。这就像是你在开发应用程序的时候就不用直接去写驱动物理硬件的代码，而是直接调用Windows供应的API就行了。这种功能模块我们称作IP核(IntelligentProperty)。  核  核（CORE）是一个数字系统的核心，负责整个系统的内存调度，中断管理，算术规律运算等，犹如整个系统的大脑，是由物理电气实现规律功能的关键。尽管复杂，但不可忽视的是，核同其他数字器件一样，也是一个典型的规律器件（精确的说是时序规律），也由规律门、触发器构成，那么也就可以由硬件描述语言来描述。  既然核可以由HDL来描述，那么对于每一个特定功能和性能（即规律的时序和功能特定）的核而言，必有一组HDL描述等价于它，而详细的器件信号、封装等，只不过是这组HDL依靠详细工艺的一种物理实现罢了。因此，我们应当熟悉到，所谓核，本质上是一种学问产权，是一种特定的可描述的规律结构。  IP核  IP核是具有学问产权的集成电路芯核总称，是经过反复验证过的、具有特定功能的宏模块，与芯片制造工艺无关，可以移植到不同的半导体工艺中。到了SOC阶段，IP核设计已成为ASIC电路设计公司和FPGA供应商的重要任务，也是其实力体现。对于FPGA开发软件，其供应的IP核越丰富，用户的设计就越便利，其市场占用率就越高。目前，IP核已经变成系统设计的基本单元，并作为独立设计成果被交换、转让和销售。  核的分类  从IP核的供应方式上，通常将其分为软核、固核和硬核这3类。从完成IP核所花费的成原来讲，硬核代价最大；从使用敏捷性来讲，软核的可复用使用性最高。与软核实现方式相比，硬核可以把功耗降低5~10倍,节省将近90%的规律资源。  软核  软核(SoftIPCore):软核在EDA设计领域指的是综合之前的寄存器传输级(RTL)模型；详细在FPGA设计中指的是对电路的硬件语言描述，包括规律描述、网表和帮助文档等。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是敏捷性高、可移植性强，允许用户自配置；缺点是对模块的预估性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是IP核应用最广泛的形式。  固核  固核(FirmIPCore):固核在EDA设计领域指的是带有平面规划信息的网表；详细在FPGA设计中可以看做带有布局规划的软核，通常以RTL代码和对应详细工艺网表的混合形式供应。将RTL描述结合详细标准单元库进行综合优化设计，形成门级网表，再通过布局布线工具即可使用。和软核相比，固核的设计敏捷性稍差，但在牢靠性上有较大提高。目前，固核也是IP核的主流形式之一。  硬核  硬核(HardIPCore):硬核在EDA设计领域指经过验证的设计版图；详细在FPGA设计中指布局和工艺固定、经过前端和后端验证的设计，设计人员不能对其修改。不能修改的原因有两个：首先是系统设计对各个模块的时序要求很严格，不允许打乱已有的物理版图；其次是保护学问产权的要求，不允许设计人员对其有任何改动。IP硬核不允许修改的特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。  软核、硬核优缺点  制程技术独立性  软核是用FPGA的通用规律资源（LUT+FF)搭建而成的。从用户使用角度来看，二者没有什么开发难度上的区分；性能上，一般硬核速度比软核高，整体功耗也要低一些。  硬核是固化在FPGA内部的特别硬件电路，简洁理解的话，可以把硬核看成是嵌入在FPGA内部的ASIC。如嵌入式RAM，嵌入式乘法器，PLL等。  软核的其中一项优点就是制程技术独立性。高阶的Verilog或VHDL程序不需要运用某一特定的制程技术或标准的单元库（celllibrary）。这意谓同一套IP核心可重复应用在多种设计，或是将来新世代的设计方案中。（部份软核IP供货商开发出针对特定制程的方案，让其核心不具制程技术的独立性，但这种模式的优点尚不明确）。  　　另一方面，硬核则具有相当高的制程技术特定性。事实上，若厂商变更其制程参数或单元库变量（celllibraryfactor），硬核有可能就无法正常运作。因为IP供货商在制程参数转变后，须重新检验硬核，所以这种特性即衍生出运用上的