EDA技术的MCS-51IP核设计.docxVIP

下载本文档

8
0
约3.37千字
约 7页
2021-12-09 发布于天津
举报
版权申诉

EDA技术的MCS-51IP核设计.docx

1、本文档共7页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

PAGE 1 PAGE 1 EDA技术的MCS-51IP核设计伴随着微电子技术的进步，电子设计自动化(EDA)技术渐渐成为重要的电子设计方法，已广泛应用于各个很多领域。本文主要介绍利用EDA技术设计出一种基于MCS-51的可扩展多功能单片机IP核。 1引言 EDA是(ElectronicDesignAutomation)的缩写即电子设计自动化。EDA的关键技术之一就是IP核(IntellectualProperty)。IP核是一段具有特定电路功能的硬件描述语言程序，具有可移植性，并具有很高的通用性和敏捷性，可以通过软件编程完成用户需要的，不同的，特定的功能，可以任意使用在各种嵌入式微掌握系统中。嵌入式IP核的应用，大幅降低了设计成本，缩短了设计周期，成为当今SOC的重要设计手段。在EDA技术和开发中占有重要的地位。 2系统介绍本文的设计工具是Altera公司的QuartusⅡ，用VHDL语言进行描述，采用自顶向下的设计原则。MC8051IPCore顶层结构图如图1所示，图1中指示了mc8051_core的顶层结构以及与三个存储模块的连接关系，同时显示了顶层的输入输出I/O口。定时器，计数器和串行接口单元对应于图1中的mc8051_tmrctr和mc8051_siu模块，数量是可选择的，在图中用虚线表示。MC8051IPCore核心由定时器/计数器、ALU、串行接口和掌握单元各模块组成。ROM和RAM模块不包括于核心内，处于设计的顶层，便利于不同的应用设计及仿真。图1MC8051IPCore顶层结构图 3系统实现 3.1可编程时间间隔定时/计数器8254的设计任何微型计算机系统中都存在定时掌握问题，可编程时间间隔定时/计数器8254的设计是在使用软件掌握下的精确时间延迟，这样可以解打算时掌握问题。内部结构如图2所示。图28254内部结构图 3.28259的设计分析8259A的功能和内部结构可知，本单元应分成五个部分三个模块来实现，模块层次关系如图3所示：图38259层次关系图各模块的主要功能如下：数据缓冲模块：对8259A数据缓冲和暂存。读写掌握模块：负责8259A的全部初始化工作及读写操作。中断恳求模块：负责中断询求、中断信号的产生及判优。中断掌握模块：完成中断应答功能，中断向量的生成，级联选通，主从功能设置等这一系列功能。优先级掌握模块：设定实现不同的优先级判别方式。伴随着微电子技术的进步，电子设计自动化(EDA)技术渐渐成为重要的电子设计方法，已广泛应用于各个很多领域。本文主要介绍利用EDA技术设计出一种基于MCS-51的可扩展多功能单片机IP核。 1引言 EDA是(ElectronicDesignAutomation)的缩写即电子设计自动化。EDA的关键技术之一就是IP核(IntellectualProperty)。IP核是一段具有特定电路功能的硬件描述语言程序，具有可移植性，并具有很高的通用性和敏捷性，可以通过软件编程完成用户需要的，不同的，特定的功能，可以任意使用在各种嵌入式微掌握系统中。嵌入式IP核的应用，大幅降低了设计成本，缩短了设计周期，成为当今SOC的重要设计手段。在EDA技术和开发中占有重要的地位。 2系统介绍本文的设计工具是Altera公司的QuartusⅡ，用VHDL语言进行描述，采用自顶向下的设计原则。MC8051IPCore顶层结构图如图1所示，图1中指示了mc8051_core的顶层结构以及与三个存储模块的连接关系，同时显示了顶层的输入输出I/O口。定时器，计数器和串行接口单元对应于图1中的mc8051_tmrctr和mc8051_siu模块，数量是可选择的，在图中用虚线表示。MC8051IPCore核心由定时器/计数器、ALU、串行接口和掌握单元各模块组成。ROM和RAM模块不包括于核心内，处于设计的顶层，便利于不同的应用设计及仿真。图1MC8051IPCore顶层结构图 3系统实现 3.1可编程时间间隔定时/计数器8254的设计任何微型计算机系统中都存在定时掌握问题，可编程时间间隔定时/计数器8254的设计是在使用软件掌握下的精确时间延迟，这样可以解打算时掌握问题。内部结构如图2所示。图28254内部结构图 3.28259的设计分析8259A的功能和内部结构可知，本单元应分成五个部分三个模块来实现，模块层次关系如图3所示：图38259层次关系图各模块的主要功能