CameraLink接口时序控制.docVIP

CameraLink接口时序控制 CameraLink接口时序控制 PAGE / NUMPAGES CameraLink接口时序控制 CameraLink 接口 1. CameraLink 接口简介 1.1 CameraLink 标准概述 Camera Link 技术标准是基于 National Semiconductor 公司的 Channel Link 标准发展而来的，而 Channel Link 标准是一种多路并行 LVDS 传输接口标准。 低压差分信号（ LVDS ）是一种低摆幅的差分信号技术，电压摆幅在 350mV 左 右，具有扰动小，跳变速率快的特点，在无失传输介质里的理论最大传输速率在 1.923Gbps 。 90 年代美国国家半导体公司（ National Semiconductor ）为了找 到平板显示技术的解决方案，开发了基于 LVDS 物理层平台的 Channel Link 技术。 此技术一诞生就被进行了扩展，用来作为新的通用视频数据传输技术使用。 如图 1.1 所示， Channel Link 由一个并转串信号发送驱动器和一个串转并信号 接收器组成， 其最高数据传输速率可达 2.38G 。数据发送器含有 28 位的单端并行 信号和 1 个单端时钟信号， 将 28 位 CMOS/TTL 信号串行化处理后分成 4 路 LVDS 数据流，其 4 路串行数据流和 1 路发送 LVDS 时钟流在 5 路 LVDS 差分对中传输。 接收器接收从 4 路 LVDS 数据流和 1 路 LVDS 时钟流中把传来的数据和时钟信号 恢复成 28 位的 CMOS/TTL 并行数据和与其相对应的同步时钟信号。 图 1.1 camera link 接口电路 1.2 CameraLink 端口和端口分配 端口分配 在基本配置模式中， 端口 A 、 B 和 C 被分配到唯一的 Camera Link 驱动器 / 接收器对上；在中级配置模式中，端口 D 、 E 和 F 被分配到第二个驱动器 / 接 收器对上；在完整配置模式中，端口 A、B和C 被分配到第一个驱动器 / 接收 器对上，端口 D 、 E 和 F 被分配到第二个驱动器 / 接收器对上， 端口 G 和 H 被 分配到第三个驱动器 / 接收器对上。表 1.1 给出了三种配置的端口分配， Camera Link 芯片及连接器的使用数量情况。 表 1.1 3 种配置模式的端口分配 配置模 芯片数 连接器数 端口 式 量 量 基本 A,B,C 1 1 中级A,B,C,D,E,F 2 2 A,B,C,D,E,F, 完整 3 2 G, H 图 1.2 各种配置下的端口连接关系 端口的位分配 从表 1.2 中我们可以看出在 3 种 Camera Link 配置模式中， 图像数据位是怎样分配到端口的。这种位分配方式已经被应用于市场上最流行的相机上了。 表 1.2 Camera Link 接口的端口分配 驱动器输入信号 对应芯片引脚 TxCLK Strobe Out/TxCLK In LVAL TX/RX24 FVAL TX/RX25 DVAL TX/RX26 Spare TX/RX23 PortA0 ， PortD0 ， TX/RX0 PortG0 PortA1 ， PortD1 ， TX/RX1 PortG1 PortA2 ， PortD2 ， TX/RX32 PortG2 PortA3 ， PortD3 ， TX/RX3 PortG3 PortA4 ， PortD4 ， TX/RX4 PortG4 PortA5 ， PortD5 ， TX/RX6 PortG5 PortA6 ， PortD6 ， TX/RX27 PortG6 PortA7 ， PortD7 ， TX/RX5 PortG7 TX/RX7 PortB0 ， PortE0 ， PortH0 PortB1 ， PortE1 ， TX/RX8 PortH1 PortB2 ， PortE2 ， TX/RX9 PortH2 PortB3 ， PortE3 ， TX/RX12 PortH3 PortB4 ， PortE4 ， TX/RX13 PortH4 PortB5 ， PortE5 ， TX/RX14 PortH5 PortB6 ， PortE6 ， TX/RX10 PortH6 PortB7 ， PortE7 ， TX/RX11 PortH7 PortC0 ， PortF0 TX/RX15 PortC1 ， PortF1 TX/RX18 PortC2 ， PortF2 TX/RX19 PortC3 ， PortF3 TX/RX20 PortC4