基于三速以太网IP核的FPGA实现.docVIP

基于三速以太网IP核的FPGA实现 基于三速以太网 IP 核的 FPGA 实现 潘冰琪 ，吕旌阳 ( 北京邮电大学信息与通信工程学院，北京，100876) 5 摘要:在大规模的 FPGA 设计中，利用已有的 IP 核来实现功能已经成为一种趋势，直接利 用 IP 核可以缩短开发周期和上市时间，降低开发的风险，减小投入成本，提高系统开发的 可靠性。随着以太网协议在嵌入式中的运用越来越广泛，许多公司推出相关 IP 核。ALTERA 10 公司提供的三速以太网 IP 核，能够完成以太网的 MAC 层功能，并且支持多达 32 路端口。 本文以 FPGA 为载体，配置三速以太网 IP 核的相关寄存器，设置工作模式，在调用 IP 核的 同时，建立用户端接收发送数据缓存，防止数据溢出，同时设计远端的物理芯片接口，通过 MDIO 接口配置 PHY 芯片，实现以太网协议。 关键词:以太网;IP 核;FPGA;FIFO 中图分类号:TN91 15 The Implementation of Ethernet Based on the Triple Speed Ethernet IP Core PAN Binqqi , LV Jingyang (School of Information and communication,Beijing University of Posts and 20 Telecommunications,Beijing,100876) Abstract: The IP core is becoming much more popular for its high efficiency and low cost,which makes great contribution to the development of new systems. On the other hand, ethernet plays 25 important roles in embedded system. Many companies provide IP cores about ethernet . The Altera offers triple speed ethernet IP core,which complies with the IEEE802.3 standard.It combines the features of a 10/100/1000-Mbps Ethernet media access controller(MAC).This passage implementes the ethernet by configuring the triple speed ethernet, including the fifo for receiving and transmitting data and configuration of the PHY device through MDIO interface.The 30 function of triple speed ethernet IP core can run normally. Key words: ethernet; IP core;FPGA; fifo 0 引言 在嵌入式环境下，符合 IEEE 802 3 协议标准的以太网是比较合适的连接方式，以太网 35 的数据传输速率高，传输距离远，扩展性强，因此在嵌入式系统中有着广泛的应用[1]。 ALTERA 公司提供了 Triple speed Ethernet 的 IP 核，该 IP 核包含了 10/100/1000Mbps 的以太 网的介质访问控制 MAC 和 1000BASE-X 的物理编码层 PCS。兼容 IEEE802 3，具有前导码 和起始帧界定码 SFD 的生成帧填充，CRC 生成和 CRC 校验，10M/100Mbps 时半双工和全 双工模式等功能[2]。 40 以太网的数据链路层分为 LLC(逻辑链路控制)和 MAC(介质访问控制)层，其中，LLC 子层用于设备间单个连接的错误控制，流量控制。MAC 层为数据链路层和物理层之间，在 实际应用中，多个设备共用一条总线，需要有机制来检测冲突，分配介质的使用权[3] 作者简介:潘冰琪(1990-)，女，硕士研究生，主要研究数字电路设计 通信联系人:吕旌阳(1969-)，男，副教授，主要研究宽带无线通信. lvjy@bupt.edu.cn -1- 在发送数据时，需要将要发送的数据帧打包成标准的 CSMA/CD 的包，IEEE802.3 标准 45 网网的帧格式分为七个域，前导码、帧首定界符、目的地址、 源地址、长度/类型、