pentium系列微处理器的基本结构.pptxVIP

会计学;;2.1.1总线接口部件 1.地址收发器和驱动器 2.数据总线收发器 3.总线宽度控制 4.写缓冲 5.总线周期和总线控制 6.齐偶效验的生成和控制 7.Cache控制;2.1.2预取缓冲部件 指令预取技术 Pentium含有几个指令预取缓冲器，包括指令预取和指令译码两部分。 2.1.3整数流水线 （1）流水线技术 为了提高微型计算机的工作速度，可以采用某些功能部件分离的方法，使大的顺序操作分解为由不同功能部件分别完成、在时间上重叠的子操作，这种技术称为流水线技术。;;　　流水工作方式：将一个计算任务细分成若干个子任务，每个子任务由专门的部件处理，多个计算任务依次进行并行处理。 　　 　　 　　　　　　　　　  ;流水线中主要存在三种相关冲突，会使流水线发生断流，而不能充分发挥作用，因此需采取相应的技术对策。 　 （1）资源相关：指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。 ;解决方法：① 延迟等待，使指令推迟执行；　　　　② 设置重复资源，将指令和数据分别存放在两个存储器中。（2）数据相关：在一个程序中，如果必须等前一条指令执行完，才能执行后一条指令，这两条指令即为数据相关。当多条指令重叠处理时，可能发生冲突。　　 解决方法：① 采用定向传送技术；　　　　　　　 ② 编译优化。;;（3）控制相关：通常由转移指令引起，根据转移条件来控制指令的执行顺序，而造成断流。　 解决方法：① 延迟转移法，由编译程序重排指令序列,本思想是“先执行再转移”，即发生转移取时并不排空指令流水线，而是让紧跟在转移指令Ib之后已进入流水线 的少数几条指令继续完成。如果这些指令是与Ib结果无关的有用指令，那么延迟损失时间片正好得到了有效的利用。 　　　　　　 ② 转移预测法：由硬件方法来实现，依据指令过去的行为来预测将来的行为，通常设置顺序和转移两个指令预取队列。 ;流水CPU的时空图 图(a)表示流水CPU中一个指令周期的任务分解。 ;图(b)表示非流水计算机的时空图。 ;??(c)表示流水计算机的时空图 ;图(d)表示超标量流水计算机的时空图。 ;(a)(b)(c)(d)的动态演示请看动画演示 ;(1)超标量流水线 　　超标量流水线是pentium系统结构的核心。它由U和V两条指令流水线构成，每条流水线都有自已的ALU、地址生成电路、与数据cache的接口。 　　控制ROM属于微程序控制器，其中存放一组解释指令操作顺序的微指令代码。 　　两个地址生成器用于计算存储器操作数地址。各种模式下的逻辑地址最终要转换成物理地址来访问数据cache，并用转换后援（旁视）缓冲器TLB来加速这种地址转换过程。寄存器堆有8个32位整数寄存器，用于地址计算、保存ALU的源操作数和目的操作数。 ;(2) cache部件 　　80486 CPU中有8KB的指令和数据共用的cache。而奔腾CPU则分设指令cache和数据cache，各8KB。指令cache是只读的，以单端口256位(32B)向指令预取缓冲器提供超长指令字代码。数据cache是可读可写的，双端口，每个端口32位，与U，V两条流水线交换整数数据，或组合成一个64位端口与浮点运算部件交换浮点数据。两个cache与64位数据、32位地址的CPU内部总线相连接。 　　两个cache都使用物理地址。每个cache都有一个后援缓冲器TLB，负责将TLB命中的线性地址转换成32位物理地址。 ;(3)浮点流水线 　　奔腾CPU内部包含了一个8段的流水浮点运算器。前4段为指令预取(PF)、指令译码(D1) 、地址生成(D2)、取操作数(EX)，在U，V流水线中完成；后4段为执行1(X1)、执行2(X2)、 结果写回寄存器堆(WF)、错误报告(ER)，在浮点运算部件中完成。一般只能由U流水线完成一条浮点数操作指令。  ;(4)动态转移预测技术 　　执行转移指令时为了不使流水线断流，pentium采用了动态转移预测技术。转移目标缓冲器BTB一个小容量的cache。当一条指令导致程序转移时，BTB便记录这条指令及其转移目标地址。以后遇到这条转移指令时，BTB会依据前后转移发生的历史来预测该指令这次是转移取还是顺序取。若预测为转移取，则将BTB记录的转移目标地址立即送出可用。 　　两个指令预取缓冲器，每个容量为32字节，当前总是使用其中一个(假设为缓冲器1)。当在指译码(D1)段译出一条转移指令时立即检索BTB。若预测为“顺序取”，则继续从缓冲器1取指令；若预测为“转移取”，则立即冻结缓冲器1，启动另一个缓冲器2，由给出的转移目标地址处