基于FPGA的数字频率计.docVIP

西华大学课程设计说明书说明书 西华大学课程设计说明书 说明书 第 PAGE 0 页 目录 TOC \o 1-3 \h \u 28622 1、前言 2 23013 2、 EDA技术的介绍 3 9694 2.1什么是EDA 3 2981 2.2 FPGA器件介绍 3 1003 3、设计内容介绍 4 19002 3.1 设计内容 4 9752 4、方案比较 5 4492 4.1 方案论证 6 28604 4.2 方案选择 6 23157 5、单元模块设计 7 5533 5.1 频率产生器lpm_counter0 7 4247 5.1.1 程序源代码 7 32516 5.1.2 时序仿真图 9 10139 5.1.3 模块化电路 10 23665 5.2 测频控制信号发生器testpl 11 21392 5.2.1 程序源代码 11 2299 5.2.2 时序仿真图 12 17752 5.2.3 模块化电路 13 13211 5.3 十进制计数器cnt10 13 4914 5.3.1 程序源代码 13 30715 5.3.2时序仿真图 14 30439 5.3.3模块化电路 15 2681 6、 最小系统原理 16 5679 7、系统仿真及调试 17 31100 7.1 仿真 17 28471 8、总结 18 22102 8.1设计小结 18 4728 8.2 设计收获 18 27202 9、参考资料： 19 摘要 数字频率计利用复杂可编程逻辑器件FPGA,verilog HDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远远高于使用单片机或模拟方式实现的系统，外围电路简单。该数字频率计达到预期要求，实现了可变量程测量，测量范围1HZ~10KHZ，精度可达0.1Hz。 关键词：数字频率计 FPGA verilog HDL Abstract:The digital cymometer utilize CPLD (complex programmable logic device) integrate several functional modules onto one single chip by programming with VHDL. The five functional modules are timebase generator , counter, data flip-latch and display circuit. First design the functional module and get the expected simulation results, then ensemble them into one. After that the final simulation and download was done and the product can be made. Due to the use of digital hardware designing,the stability and reliability are far more higher compared to those singlechip or anolog implemented system. The digital cymometer could achieve the expected requirement. The measurement range from 0.1Hz to 9999MHz , with the accuracy up to 0.1Hz. Keywords: Digital, symometer , FPGA , verilog HDL 1、前言 EDA技术是伴随着计算机、集成电路、电子系统的设计发展起来的,?至今已有30多年的历程,大致可以分为三个发展阶段：? 第一阶段为20世纪70年代的CAD(计算机辅助设计)阶段:这一阶段的主要特征是利用计算机辅助进行电路原理图编辑、PCB布线,使得设计师从传统高度