基于SE555定时器时钟输出信号方案设计.docxVIP

? ? 基于SE555定时器时钟输出信号方案设计 ? ? 目录 0 引言 1 时钟信号方案设计 2 时钟信号实测及问题解决 3 小结 0 引言 最近做的项目需要使用SE555定时器做一个时钟输出信号，驱动其他IC，这个本是一个很简单的电路，没有太多要讲的，但是设计后再调测时发现还是有些差异，所以这里就记录了下，当做避坑指南了。 1 时钟信号方案设计 【需求】：需要产生一个周期为2s的时钟信号，高电平5V，低电平0，占空比无特别要求，因为后端的芯片是检测时钟信号的上升沿触发的。 【设计】：利用555定时器，可产生的时钟信号周期10 μs to hours，只需要调节器件外围的两个充放电电阻和一个电容即可进行满足需求的设计，电容C通过RA和RB进行充电，通过RB进行放电，充放电电压范围在 threshold-voltage level (≈0.67 × VCC) 和?trigger-voltage level (≈ 0.33 × VCC)之间。 高电平时间：tH=0.693(RA+RB)C 低电平时间：tL=0.693(RB)C 输出时钟信号周期T=tH+tL=0.693(RA+2RB)C 低电平占空比：tL/T=RB/(RA+2RB) 所以，为满足以上设计需求，结合datasheet推荐的输出时钟信号频率曲线： 刚开始设计的R和C及实测信号周期如下（电阻/欧姆、电容/F）：