讲解样式编辑母版文本样式.pptxVIP

Homework_lecture2讲解长沟道MOS管电流短沟道MOS管电流NMOS体端未标明时一般接GND，PMOS体端未标明时一般接VDD。计算MOS管沟道电流的步骤：1、根据衬底偏置效应模型计算阈值电压VT；2、参数都给出时用公式3.35计算速度饱和电压VDSAT，参数不足时使用表3.2的数据即可（这本教材所有题目中的MOS管默认工艺为250nm）；3、按照上面的手算模型套用电流公式。Homework_inv讲解反相器参数计算Chapter 1.3.2：VOH、NML等参数定义Chapter 5.3.2：VIH和VIL的手工算法计算VOH和VOL：输入电压为0/2.5V时计算输出电压即可；计算VIH和VIL：手算时一般按照章节5.3.2的方法进行，包括三步：1、计算输入输出电压相等时的VM，注意这点NMOS管可能工作在饱和区也可能已经达到速度饱和，需要先假设一种状态，计算出结果后验证假设；2、计算VM点的VTC曲线斜率，重新列出Vout与Vin之间的关系式，将Vin作为变量对等式两边进行微分，然后将剩余的Vin和Vout替换为VM即可求出斜率；3、利用得到的斜率做一条VM点的切线，它与VOH和VOL的交点Vin值即为所求的VIH和VIL。这种方法跟直接对VTC求导寻找斜率为-1的点（按照VIH和VIL定义）相比，只需判断一次工作区、求一次导，手工计算时简单很多，误差一般不大。*本题计算量相对较大，列出公式即可。3、传播延时计算方法3、反相器链规划Chapter 5.4.3 (Sizing Inverters for Performance)延时与电容(尺寸)的简化关系使得链路总延时最短的条件已知负载时确定最佳级数设链路输出端的负载电容为Cout，输入端的等效电容为Cin，工艺的γ值默认为1，则按照章节5.4.3的推导，假设每级的尺寸增大倍率f=3.6，计算使链路总延时最短的的链路级数，F= ，但这样计算出的N通常不是整数，需要它上下两个整数分别计算一次延迟，以选出最短延时。?Homework_comb讲解CMOS逻辑分析互补逻辑根据逻辑表达式设计CMOS逻辑电路时，需要先把逻辑式化简为上述两种形式（分别对应上拉和下拉网络逻辑）。注：题目给公式如下CMOS逻辑分析按电阻比例调节尺寸上/下拉电阻电阻等效的原理：MOS管的沟道电阻与其沟道宽度呈反比，所以有N个MOS管串联时，为了使串联总电阻与单个MOS管相同，需要使其尺寸增大N倍；对于MOS管并联情况来说，由于电阻计算只考虑一条路径的总电阻，所以并联时单个MOS管尺寸不改变。而总的上拉/下拉电阻要计算导通路径（并联）的数目，数目越多总电阻越小。第1题CMOS逻辑分析延迟取决于输入模式 (Example 6.3)参考教材例6.3中延迟取决于输入方式的介绍。第3题中，两个电路的电阻是相同的，但是电容不同，包括结构上的不同和由输入方式导致的不同，所以传输延时也是不同的。第二题第二题第二题第三题