可编程逻辑器件发展简述.pptxVIP

1;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;2021/11/16;1.2 Cyclone 器 件 ;; Cyclone器件设计时选择了较小的封装形式，以提供给用户足够的I/O管脚和良好的功耗特性。在此基础上，根据封装的物理尺寸定义裸片连接点的最大尺寸，装入尽可能多的逻辑结构和存储器块，从而保证每种封装都装入最多的逻辑资源。 1) ?Cyclone架构 Cyclone架构参考图所示，垂直结构的逻辑单元(LE)、嵌入式存储块和锁相环(PLL)周围环绕着I/O单元(IOE)(图1.18)，高效的内部连线和低延时的时钟网络保证了每个结构单元之间时钟和数据信号的连通性。 ;; 器件周围分区工作的I/O单元被划分为不同的I/O块。这些I/O块支持一系列单端和差分I/O电平标准，包括SSTL-2、SSTL-3以及最高311 Mbps的LVDS 接口标准。每个I/O单元包含有3个寄存器以实现双倍数据速率