FPGA基本语法总结.pdfVIP

FPGA基本语法总结 //⼀个实例************************ `timescale 1ns / 1ps //定义时钟刻度 m dule Transceiver (clk,rst_n, Data_in,Data_ ut); //模块名称 input clk; // ⼀个⼀位的输⼊参数，时钟: input rst_n; // ⼀个⼀位的输⼊参数，复位: input [3:0] Data_in; // ⼀个4位输⼊，reg为信号类型， utput [6:0] Data_ ut; // ⼀个7位输出 wire [6:0] Data_ ut; HammingEncode HammingEncode_ ins( //实例化⼀个名为HummingEncode的模块，并取名为HummingEncode_ ins .clk(clk), // 实例化的输⼊⼊⼝，将括号⾥clk这个参数，输⼊到这个模块的clk接⼝ .Data_ in(Data_ in), // ⼀个4位输⼊，reg为信号类型， .Data_out(Data_out)