重大本科四门专业课组成原理存储器.pptxVIP

计 算 机 组 成 原 理;1、存储器概述 外部特性，性能参数，层次结构 2、静态存储器和动态存储器存储单元构成 一位存储单元及存储阵列，多端口SRAM，读写时序 3、半导体ROM存储器 MROM，PROM，EPROM，EEPROM，FLASH 4、存储器芯片构成以及存储器主要技术指标 5、存储器扩展技术 位、字、字位扩展 6、数据校验码 奇偶校验码，海明码，CRC码;本讲将解决的主要问题 ;在现代计算机中,存储器处于全机中心地位,其原因是:;存储器分类;存储器概述;存储器各个概念之间的关系;存储器分类; ;;;主要技术指标;SRAM存储器;　　基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息0或1。下图一个是六管SRAM存储元的电路结构示意图。 　　它是由两个MOS反相器交叉耦合而成的触发器，一个存储元存储一位二进制代码。这种电路有两个稳定的状态，并且A，B两点的电位总是互为相反的，因此它能表示一位二进制的1和0。下面我们来分析说明该存储元的读写操作实现过程。 ;六管SRAM存储元;六管SRAM存储器两种状态;;六管SRAM存储器写操作;;64x64 存储矩阵;;16×1 bit SRAM;1K bit SRAM;…; ? 一个基本存储电路只能存储一个二进制位。 ? 将基本的存储电路有规则地组织起来，就是存储体。 ? 存储体又有不同的组织形式： 将各个字的同一位组织在一个芯片中； 将各个字的4位组织在一个芯片中， 如：2114 1K×4； 将各个字的8位组织在一个芯片中， 如：6116 2K×8； ;(2) 地址译码器; 双译码方式 ——地址译码器分成两个，可有效减少选择线的数目。;(3) 驱动器 一条选择线带很多存储位时负载过大 在地址译码器输出端增加驱动电路 保证每一个存储位都能正常工作。 (4) I/O电路 存储体与数据总线之间的电路 读出时具有放大信号的作用 (5) 片选 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。 (6) 输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。;3.SRAM存储器芯片实例;Intel 2114——1K×4 SRAM;常用典型的SRAM芯片有6116、6264、62256等。;4.存储器的读、写周期;写周期: 要实现写操作，要求片选CS和写命令WE信号都为低，并且CS信号与WE信号相“与”的宽度至少应为tW。;;;;四管动态DRAM存储元刷新;;;读操作 行选择线为高电平，使存储电路中的T1管导通，于是，使连在每一列上的刷新放大器读取电容C上的电压值。刷新放大器的灵敏度很高，放大倍数很大，并且能将从电容上读得的电压值折合为逻辑“0”或者逻辑“1”。 列地址（较高位地址）产生列选择信号，有了列选择信号，所选中行上的基本存储电路才受到驱动，从而可以输出信息。 在读出过程中，选中行上的所有基本存储电路中的电容都受到打扰，因此为破坏性读出。为了在读出之后，仍能保存所容纳的信息，刷新放大器对这些电容上的电压值读取之后又立即进行重写。;单管DRAM的存储矩阵; ? 集成度高，功耗低  ? 具有易失性，必须刷新。  ? 破坏性读出，必须读后重写  ? 读后重写，刷新均经由刷新放大器进行。  ? 刷新时只提供行地址，由各列所拥有的刷新放大器， 对选中行全部存储元实施同时集体读后重写(再生)。;内部结构——Intel2164(64K×1); ;读周期：行地址有效?行地址选通?列地址有效?列地址选通?数据输出?行选通、列选通及地址撤销;写周期： 行地址有效?行地址选通?列地址、数据有效?列地址选通?数据输入?行 选通、列选通及地址撤销; 刷新和重写（再生）是两个完全不同的概念，切不可加以混淆。重写是随机的，某个存储单元只有在破坏性读出之后才需要重写。而刷新是定时的，即使许多记忆单元长期未被访问，若不及时补充电荷的话，信息也会丢失。重写一般是按存储单元进行的，而刷新通常以存储体矩阵中的一行为单位进行的。 ; 2. 刷新方式 ; 分散刷新是指把刷新操作分散到每个存取周期内进行，此时系统的存取周期被分为两部分，前一部分时间进行读写操作或保持，后一部分时间进行刷新操作。在一个系统存取周期内刷新存储矩阵中的一行。 这种刷新方式增加了系统的存取周期，如存储芯片的存取周期为0.5?s，则系统的存取周期应为1?s。我们仍以前述的32×32