数字电路课件：第六章 时序逻辑电路.ppt

由于74160的预置数是同步式的，即LD?=0后，还要等下一个CLK信号到来时才置入数据，所以用来进行译码产生LD?=0信号的某状态Si 将包括在稳定的状态循环中。如置入0000时的状态0101、置入1001时的状态0100。 6.3 若干常用的时序逻辑电路 74160 Q0 Q3 Q2 Q1 D0 D3 D2 D1 EP ET CLK C 1 1 CLK 进位输出 计数输入 置入0000 74160 Q0 Q3 Q2 Q1 D0 D3 D2 D1 EP ET CLK C 1 1 CLK 进位输出 计数输入 1 置入1001 M＞N 的情况 需用多片N 进制计数器来组合。按各片之间（或称为各级之间）的连接方式可分为串行进位、并行进位、整体置零和整体置数4 种。 若M=N1×N2，而N1和N2均小于等于N，则可用串行进位或并行进位方式将N1进制计数器和N2进制计数器连接起来，构成M进制计数器。串行进位是以低位片的进位信号作为高位片的时钟；并行进位是以低位片的进位信号作为高位片的计数使能信号，而各片共用同一个时钟信号。 例5：用两片同步十进制计数器74160接成100进制计数器。 并行进位 6.3 若干常用的时序逻辑电路 进位输出 CLK 74160（1） Q0 Q3 Q2 Q1 D0 D3 D2 D1 EP ET CLK C 1 1 计数输入 74160（2） Q