第2章PLD硬件特性与编程技术39831164.pptVIP

2.4.2 Cyclone系列器件的结构与原理 图2-29 Cyclone LAB结构 2.4.2 Cyclone系列器件的结构与原理 图2-30 LAB阵列 2.4.2 Cyclone系列器件的结构与原理 图2-31LAB控制信号生成的逻辑图 2.4.2 Cyclone系列器件的结构与原理 图2-32 快速进位选择链 2.4.2 Cyclone系列器件的结构与原理 图2-33 LUT链和寄存器链的使用 VHDL与EDA VHDL与EDA 图2-1 基本PLD器件的原理结构图 2.1 PLD 概述 第2章PLD硬件特性与编程技术 2.1.1 PLD的发展历程 熔丝编程的PROM和PLA器件 20世纪70年代 AMD公司推出PAL器件 20世纪70年代末 GAL器件 20世纪80年代初 FPGA器件 EPLD器件 20世纪80年代中期 CPLD器件 20世纪80年代末 内嵌复杂功能模块的SoPC 进入20世纪90年代后 2.1 PLD 概述 2.1.2 PLD的分类 图2-2 按集成度(PLD)分类 2.1 PLD 概述 2.1.2 PLD的分类 1．熔丝(Fuse)型器件。 2．反熔丝(Anti-fuse)型器件 。 3．EPROM型。称为紫外线擦除电可编程逻辑器件 。 4．EEPROM型 。 5．SRAM型 。 6．Flash型 。 2.1 PLD 概述 从编程工艺上划分: 2.2.1 电路符号表示 图2-3 常用逻辑门符号与现有国标符号的对照 2.2 低密度PLD可编程原理 2.2.1 电路符号表示 图2-4 PLD的互补缓冲器 图2-5 PLD的互补输入 图2-6 PLD中与阵列表示 图2-7 PLD中或阵列的表示 图2-8 阵列线连接表示 2.2 低密度PLD可编程原理 2.2.2 PROM 图2-9 PROM基本结构 2.2 低密度PLD可编程原理 2.2.2 PROM PROM中的地址译码器是完成PROM存储阵列的行的选择，其逻辑函数是： 2.2 低密度PLD可编程原理 2.2.2 PROM … … ... … 2.2 低密度PLD可编程原理 2.2.2 PROM 图2-10 PROM的逻辑阵列结构 2.2 低密度PLD可编程原理 2.2.2 PROM 图2-11 PROM表达的PLD阵列图 2.2 低密度PLD可编程原理 2.2.2 PROM 图2-12 用PROM完成半加器逻辑阵列 2.2 低密度PLD可编程原理 2.2.3 PLA 图2-13 PLA逻辑阵列示意图 2.2 低密度PLD可编程原理 2.2.3 PLA 图2-14 PLA与 PROM的比较 2.2 低密度PLD可编程原理 2.2.4 PAL 图2-15 PAL结构 图2-16 PAL的常用表示 2.2 低密度PLD可编程原理 图2-17 一种PAL16V8的部分结构图 2.2.5 GAL 2.2 低密度PLD可编程原理 GAL即通用阵列逻辑器件，首次在PLD上采用了EEPROM工艺，使得GAL具有电可擦除重复编程的特点，彻底解决了熔丝型可编程器件的一次可编程问题。GAL在“与-或”阵列结构上沿用了PAL的与阵列可编程、或阵列固定的结构，但对PAL的输出I/O结构进行了较大的改进，在GAL的输出部分增加了输出逻辑宏单元OLMC(Output Macro Cell)。 2.3 CPLD的结构与可编程原理 图2-18 MAX7000系列的单个宏单元结构 1．逻辑阵列块(LAB) 图2-19 MAX7128S的结构 2.3 CPLD的结构与可编程原理 2．宏单元 全局时钟信号 全局时钟信号由高电平有效的时钟信号使能 用乘积项实现一个阵列时钟 2.3 CPLD的结构与可编程原理 逻辑阵列 MAX7000系列中的宏单元 乘积项选择矩阵 可编程寄存器 3．扩展乘积项 2.3 CPLD的结构与可编程原理 图2-20 共享扩展乘积项结构 共享扩展项 3．扩展乘积项 图2-22 并联扩展项馈送方式 并联扩展项 2.3 CPLD的结构与可编程原理 4．可编程连线阵列(PIA) 图2-22 PIA信号布线到LAB的方式 2.3 CPLD