第7章视频接口电路及程序设计2接01.pptx

第7章 视频接口电路及程序设计;xDSL modems Pooled modems、3G基站 无线以太网 企业交换机 PBX,ATM 多路语音识别 多媒体网关 网络摄像机 安全认证 二维或三维条形码识别 高速打印机 网络设备开发平台 图像实时监控 图像采集、压缩、视频输出 高速实时数据采集与处理 雷达信号处理 软件无线电 医疗设备;DM642-EVM功能框图;(1) 视频输入：视频信号为标准PAL/NTSC 制电视模拟信号，可以同时输入四路复合视频信号。每路信号经过视频解码芯片(AD 转换芯片)TVP5150A 解码成数字并行信号BT656码流送DM642 的视频接口。 (2) 视频存储：DM642 的视频接口解码BT656 码流，得到图象，自动通过EDMA 传输到SDRAM 中存储。 (3)图象处理：DM642 的CPU 通过访问SDRAM 中的图象，进行处理后送输出缓冲区(SDRAM 中)。;(4) 视频输出：DM642 的视频接口(输出)自动通过EDMA 从SDRAM 中的输出缓冲区取得数据后形成BT656 码流送出。 (5) TV 输出：视频编码芯片(DA 转换芯片)SAA7105 接收输出BT656 码流，转换成标准电视信号输出。 ;视频解码、编码端口;DM642处理器集成了3个功能丰富的视频口VPO-VP2(video Port，VP)，每个视频口包括20路数据信号VPxD[19:0], 2路时钟信号VPxCLK[1:0](输入引脚)，3路控制信号VPxCTL[2:0]。 时钟信号VPxCLK[ 1:0]作为视频口和外部编码、解码电路的同步时钟； 控制信号VPxCTL[2:0]用于视频同步(如行同步、帧同步、场同步)和视频口使能控制。 ;DM642;DM642;视频解码端口;DM642;DM642;第7章 视频接口电路及程序设计;视频采集/解码通道； 视频显示/编码通道；;不加载 ROM 加载 主机加载 ;视频程序设计;不加载 ROM 加载 主机加载 ;Inter-Integrated Circuit (I2C) Module;Inter-Integrated Circuit (I2C) Module;;;Inter-Integrated Circuit (I2C) Module;;;程序设计;IIC程序设计;IIC程序设计;程序设计;Main（）函数程序设计;视频程序设计; 视频输入口支持I TU-RBT.656视频数据流、Y/C视频数据流、原始(Raw)视频数据等格式，同时也支持TSI数据流格式。根据相关寄存器的设置，视频采样精度分为8位数据位、10位数据位和20位数据位3种。ITU-RBT.656视频数据流包括图像亮度Y、色度Cb和色度Cr信息。Y、Cb、Cr个分量在ITU-RBT.656视频数据流中的比例为4:2:2，数据位分为8位或10位2???情况。 。 BT.656视频数据流通常采用隔行扫描技术，包括上下两场，根据场频和每场图像包含的行数，可分为4种视频格式，如表7-2所示。数据包使用固定格式，以行SAV(4个字节)信号开始，EAV(4个字节)信号结束，SAV和EAV的前3个字节是固定数值0xFF、 0x00和0x00，第4个字节(XY)表示该行信号在整帧图像中的位置。XY字节中位的含义如下页。;XY字节中位的含义如下：;;每帧的各线（行）的分布：;第7章 bt.656格式：线结构;隔行扫描：;视频格式;视频口寄存器设置;视频口通用寄存器： VPCTL;视频口通用寄存器：VPCTL;核心CPU ;核心CPU ;核心CPU ;核心CPU ;用于中断事件的使能控制 ;核心CPU ;核心CPU ;DM642 的采集端寄存器;视频采集通道的寄存器;不加载 ROM 加载 主机加载 ;不加载 ROM 加载 主机加载 ;不加载 ROM 加载 主机加载 ;不加载 ROM 加载 主机加载 ;不加载 ROM 加载 主机加载 ;视频格式;不加载 ROM 加载 主机加载 ;不加载 ROM 加载 主机加载 ;视频采集通道的寄存器;视频采集通道的寄存器;TSI Capture Control Register (TSICTL) … …;Video Display Registers;Video Display Registers;Video Display Registers;VDCTL:输出模式字段DMODE;VDCTL:输出模式字段DMODE;VDCTL:输出模式字段DMODE;程序设计;Video Display Frame Size Register (VDFRMSZ);Video Display Frame Size Register (VDFRMSZ);Video Display Frame Si