组合电路的vhdl描述-11.pptxVIP

《数字电路与系统设计》EDA实验;…… ARCHITECTURE one OF mux21 IS BEGIN y = a WHEN s = 0 ELSE b ; END ARCHITECTURE one ; ;在VHDL中，所有的顺序语句，如“IF_THEN_ELSE_END IF”，都必须放在由“PROCESS…END PROCESS”引导的进程结构中。 在一个结构体（ARCHITECTURE）中可以包含任意个进程语句，所有的进程语句都是并行语句，而进程PROCESS引导的内部语句结构属于顺序语句。;1 小结;2 时序电路的VHDL描述;;例2.1中D触发器的VHDL描述的语言现象说明 ;库(Library)和程序包(Package); 例如： LIBRARY IEEE; USE IEEE.std_logic_1164.ALL; USE IEEE.std_logic_unsigned.ALL； IEEE是IEEE标准库的标志名，两个USE语句使得以下设计可使用程序包std_logic_1164, std_logic_unsigned中所有预定义的内容，如std_logic，in，out的定义等。;常用标准库std和ieee库中的程