电子技术基础(6.13.1)--3D晶体管.pdfVIP

1 3D 晶体管 目前，集成电路中的主流晶体管是MOSFET ，所以这里所说晶体管是指MOS 晶体管。 平面工艺的MOSFET 结构示意图如图1 所示。其中L 是MOS 管的沟道长度，W 是沟道宽 度。我们常说的0.18m 、0.09m 、32nm 等等工艺中的尺寸称为器件的特征尺寸，在MOSFET 工艺中通常指栅极沿沟道方向的尺寸，也就是沟道的长度。 图1 平面工艺MOSFET 结构示意图 半导体器件集成度的不断提高，依赖于晶体管制造尺寸的不断缩小。但是，随着晶体管 制造尺寸下降到纳米量级，在30nm 以下平面工艺制成的晶体管中出现了许多问题，导致器 件性能变差，功耗升高等。究其原因，都与器件尺寸减小、沟道变短有关。由沟道变短带来 的诸多变化和影响常称为短沟道效应。 短沟道效应带来的主要问题包括： （1）漏电流比例增大 在数字电路中 MOS 晶体管工作在开关状态，理想情况希望导通时有足够的驱动能力， 而关断时漏源极间不再有电流流过。当晶体管越来越小、沟道越来越短时，漏电流就越难控 制，它与导通电流的差异就会变小。30nm 以下的晶体管想要完全控制好漏电流，就像用竹 篮装沙不外漏一样困难，严重时会导致晶体管无法关断。短沟道效应在30nm 以下的晶体管 中产生漏电流的比例远高于过去90nm 或120nm 的晶体管。此外，漏电流对于强调高速省电 的现代产品来说是严重的障碍。 （2 ）驱动能力不足 由于沟道太短，晶体管由截止转为导通时，受沟道电荷量限制，驱动能力会不足，也会 造成导通不良。虽然可以通过增加沟道宽度来解决这个问题，但是如果这样做，减小晶体管 尺寸的努力也就白费了。 （3 ）超低压工作受到限制 当沟道长度缩短到30nm 以下时，为降低开启电压实现超低压工作所采取的措施（如提 高沟道形成区附近的杂质浓度），会使开启电压变得飘忽不定，晶体管工作的可靠性受到严 重挑战。 2 短沟道效应主要是栅极对沟道的控制作用减弱导致的。 正是晶体管尺寸降低到 30nm 以下后，短沟道效应才变得异常突出，产生了诸多问题， 传统的平面型 MOSFET 半导体技术发展遇到了前所未有的困难。开发新型材料、设计新型 结构的晶体管，就成了各个厂商努力的目标。其中，由Chenming Hu 教授最早提出的FinFET （鳍式场效应管）三维型器件受到了研究人员和业界公司的重视。与平面工艺的FET 相比， FinFET 对短沟道效应具有更好的抑制能力。2011 年 Intel 公司成功发布了基于 FinFET 的 [1] 22nm 的Ivybridge 处理器，使FinFET 结构正式进入商用 。 一种典型的FinFET 结构示意图如图2 所示。它不像平面晶体管那样漏极和源极是埋在 井里的，而是浮在上面的，且沟道就是连接漏极和源极之间的区域，栅极就覆盖在该区域上， 中间隔着绝缘层（图中未画出）。因为电极和沟道都立起来了，更重要的是栅极从三面包围 着沟道，所以它是3D （three-dimensional，三维）晶体管。由于这种结构很像鱼的鳍，所以 称为FinFET （Fin ：鳍状物）。另外，三个电极和沟道都放置在不导电的一层氧化物上，所以 这种晶体管也叫作SOI （Silicon On Insulator）FinFET 。 平面晶体管的沟道是栅极下薄薄的一层反型层，在 FinFET 中，这个沟道被立起来了， 在相同的沟道截面积下，大大减小了占用硅基片的面积，可以制造更小尺寸的晶体管。与此 同时，栅极从三面包围沟道，增大了栅极面积，大大增强了栅极的控制能力，可以很好地解 决漏电流和超低压工作的问题，降低了功耗。不仅如此，在不增加占用面积的前提下，可以 显著增加沟道的截面积，提高驱动能力。 比起28nm 平面工艺，16nm/14nm 的FinFET 工艺器件可以提高40-50%性能，或减少 [2]