EDA技术及应用：第2章 大规模可编程逻辑器件.pptVIP

相对而言，Lattice的高密度产品少些，密度也较小。由于不同的PLD公司在其产品的数据手册中描述芯片逻辑资源的依据和基准不一致，所以有很大出入。例如，对于ispLSI1032E，Lattice 给出的资源是6000门，而对EPM7128S，Altera给出的资源是2500门，但实际上这两种器件的逻辑资源是基本一样的。 在逻辑资源中，我们不妨设定一个基准。这里以比较常用的ispLSI1032E为基准，来了解其他公司的器件的规模。大家都知道，GAL16V8有八个逻辑宏单元，每个宏单元中有一个D触发器，它们对应数个逻辑门，可以设计一个7位二进制计数器或一个四位加法器等；而1032E有32个通用逻辑块(GLB)，每个GLB中含四个宏单元，总共128个宏单元，若以Lattice数据手册上给出的逻辑门数为6000计算，Altera的EPM7128S中也有128个宏单元，也应有6000个左右的等效逻辑门；Xinlinx的XC95108和XC9536的宏单元数分别为108和36，对应的逻辑门数应该约为5000和6000。 但应注意，相同的宏单元数并不对应完全相同的逻辑门数。例如，GAL20V8和GAL16V8的宏单元数都是8，其逻辑门数显然不同。此外，随着宏单元数的增加，芯片中的宏单元数量与对应的等效逻辑门的数量并不是成比例增加的。这是因为宏单元越多，各单元间的逻辑门能综合利用的可能性就越大，所对应的等效逻辑门自然就越大。例如，isp1016有16个GLB、64个宏单元、2000个逻辑门，而1032E的宏单元数为128，逻辑门数却是其3倍。 　　以上的逻辑门估测仅对CPLD，对于FPGA的估测应考虑到其结构特点。由于FPGA的逻辑颗粒比较小，即其可布线区域是散布在所有的宏单元之间的，因此，FPGA对于相同的宏单元数将比CPLD对应更多的逻辑门数。以Altera的EPF10PC84为例，它有576个宏单元，若以7128S的2500个逻辑门为基准计算，则它应约有1万个逻辑门，但若以1032E为基准则应有2.7万门；再考虑其逻辑结构的特点，则应约有3.5 万门。当然，这只是一般意义上的估测，器件的逻辑门数只有与具体的设计内容相结合才有意义。实际开发中，逻辑资源的占用情况涉及的因素是很多的，大致有： 　　(1) 硬件描述语言的选择、描述风格的选择以及HDL综合器的选择。这些内容涉及的问题较多，在此不宜展开。 　　(2) 综合和适配开关的选择。如选择速度优化，则将耗用更多的资源，而若选择资源优化，则反之。在EDA工具上还有许多其他的优化选择开关，都将直接影响逻辑资源的利 用率。 　　(3) 逻辑功能单元的性质和实现方法。一般情况，许多组合电路比时序电路占用的逻辑资源要大，如并行进位的加法器、比较器以及多路选择器。 　　2．芯片速度的选择 　　随着可编程逻辑器件集成技术的不断提高，FPGA和CPLD的工作速度也不断提高，pin to pin延时已达纳秒级，在一般使用中，器件的工作频率已足够了。目前，Altera和Xilinx公司的器件标称工作频率最高都可超过300?MHz。具体设计中应对芯片速度的选择有一综合考虑，并不是速度越高越好。芯片速度的选择应与所设计的系统的最高工作速度相一致。使用了速度过高的器件将加大电路板设计的难度。这是因为器件的高速性能越好，则对外界微小毛刺信号的反映灵敏性越好，若电路处理不当，或编程前的配置选择不当，极易使系统处于不稳定的工作状态，其中包括输入引脚端的所谓“glitch”干扰。在单片机系统中，电路板的布线要求并不严格，一般的毛刺信号干扰不会导致系统的不稳定，但对于即使最一般速度的FPGA/CPLD，这种干扰也会引起不良后果。 　　3．器件功耗的选择 　　由于在线编程的需要，CPLD的工作电压多为5 V，而FPGA的工作电压的流行趋势是越来越低，3.3?V和2.5?V低工作电压的FPGA的使用已十分普遍。因此，在低功耗、高集成度方面，FPGA具有绝对的优势。相对而言，Xilinx公司的器件的性能较稳定，功耗较小，用户I/O利用率高。例如，XC3000系列器件一般只用两个电源、两个地，而密度大体相当的Altera器件可能有八个电源、八个地。 　　4．FPGA/CPLD的选择 　　FPGA/GPLD的选择主要看开发项目本身的需要，对于普通规模且产量不是很大的产品项目，通常使用CPLD比较好。这是因为： 　　(1) 在中小规模范围，CPLD价格较便宜，能直接用于系统。各系列的CPLD器件的逻辑规模覆盖面属中小规模(1000～50?000门)，有很宽的可选范围，上市速度快，市场风险小。 　　(2) 开发CPLD的EDA软件比较容易得到，其中不少PLD公司还有条件地提供免费软件。如Lattice的ispExpert、Sy