多功能数字钟的设计及制作.docVIP

. 1 目 录TOC \o 1-3 \h \u 31622 摘 要 1 4641 1数字钟的构造设计及方案选择 1 4641 1.1振荡器的选择 1 16781 1.2计数单元的构成及选择 1 10175 1.3译码显示单元的构成选择 1 27957 1.4校时单元电路设计及选择 1 29793 2 数字钟单元电路的设计 1 22826 2.1振荡器电路设计 1 30999 2.2时间计数单元设计 1 14058 2.2.1集成异步计数器74LS390 1 19282 2.2.2 用74LS390构成秒和分计数器电路 1 28770 2.2.3用74LS390构成时计数器电路 1 13959 2.2.4 时间计数单元总电路 1 28555 2.3译码显示单元电路设计 1 7467 2.4 校时单元电路设计 1 2.5整点报时单元电路设计1 27199 3 数字钟的实现电路及其工作原理 1 2824 4电路的搭建与调试 1 15054 5完毕语 1 13962 参考文献 1 7652 附录1： 1 . 1 摘 要 数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。诸如定时自动报警、按时自动打铃、定时播送、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为根底的。因此，研究数字钟及扩大其应用，有着非常现实的意。 数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。数字电子钟有以下几局部组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示局部及校正电路等。 关键词：数字钟 555多谐振荡器 计数器 74LS390 74LS48 数字电子时钟的设计及制作 1数字钟的构造设计及方案选择数字钟实际上是一个对标准频率(1HZ)进展计数的计数电路。主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1〞规律计数。计数器的输出分别经译码器送显示器显示。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。如图 1-1所示为数字钟电路系统的组成框图。 图1-1数字钟电路系统的组成框图 方案一：首先构成一个NE555定时器产生震荡周期为0.5秒的标准秒脉冲，在加一个74ls74分频电路。由74LS390采用清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。使用74ls74d的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。使用74LS48为驱动器，共阴极数码管作为显示器,再以根本RS锁存器构成校时电路。 方案二：首先构成一个由石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由CD4518采用清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。使用由石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲。使用CD4511为驱动器，共阴极数码管作为显示器。 本次设计中我选用方案一进展设计。 1.1振荡器的选择 方案一：采用石英晶体振荡器。石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点。其具有极高的频率稳定性主要用在要求频率十分稳定的振荡电路中作谐振元件但本钱相对较高。 方案二：采用555多谐振荡器。555多谐振荡器只需简单的电阻器、电容器即可完成特定的振荡延时作用。其延时围极广可由几微秒至几小时之久。其操作电源围广可与TTL、CMOS等逻辑电路配合，它的计时准确度高、温度稳定度佳且本钱较低。 综上所述分析应选方案二555多谐振荡器做数字钟的核心。 1.2计数单元的构成及选择 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。计数单元可选择异步十进制计数器74LS390，异步十进制计数器74LS90，双时钟同步加减计数器74LS192都可以很容易构成十进制，十二进制，二十四进制，六十进制分频器。 方案一：采用CMOS电路。CMOS