数字电路第三章.ppt

组相联映射方式 第六十二页，编辑于星期日：九点 十二分。 组相联映射方式 第六十三页，编辑于星期日：九点 十二分。 替换策略 cache要保存新数据，必然要产生替换。 对直接映射的cache来说，只要把此特定位置上的原主存块换出cache。 对全相联和组相联cache来说， 就要从允许存放新主存块的若干特定行中选取一行换出。 常用的有最不经常使用(LFU)算法，近期最少使用(LRU)算法，随机替换算法。 第六十四页，编辑于星期日：九点 十二分。 最不经常使用(LFU)算法 LFU算法将一段时间内被访问次数最少的那行数据换出。 每行设置一个计数器。从0开始计数，每访问一次， 被访行的计数器增1。当需要替换时，将计数值最小的行换出，同时将这些行的计数器清零。 它将计数周期限定在对这些特定行两次替换之间的间隔时间内，不能严格反映近期访问情况。 第六十五页，编辑于星期日：九点 十二分。 近期最少使用(LRU)算法 LRU算法将近期内长久未被访问过的行换出。 每行也设置一个计数器，cache每命中一次，命中行计数器清零，其它各行计数器增1。当需要替换时，将计数值最大的行换出。 这种算法保护了刚拷贝到cache中的新数据行，有较高的命中率。 第六十六页，编辑于星期日：九点 十二分。 随机替换算法 随机替换策略从特定的行位置中随机地选取一行换出。在硬件上容易实现，且速度也比前两种策略快。 缺点是降低了命中率和cache工作效率。 第六十七页，编辑于星期日：九点 十二分。 cache的写操作策略 CPU对cache的写入更改了cache的内容。可选用写操作策略使cache内容和主存内容保持一致。 常用的有：写回法，全写法，写一次法 第六十八页，编辑于星期日：九点 十二分。 写回法 当CPU写cache命中时，只修改cache的内容，而不立即写入主存；只有当此行被换出时才写回主存。 这种方法减少了访问主存的次数,但是存在不一致性的隐患。 实现这种方法时，每个cache行必须配置一个修改位，以反映此行是否被CPU修改过。 第六十九页，编辑于星期日：九点 十二分。 全写法 当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。 当写cache未命中时，直接向主存进行写入。 修改过的行可以读入Cache(WTWA法) 也可以不读入Cache(WTNWA法) cache中每行无需设置一个修改位以及相应的判断逻辑。但降低了cache的功效。 第七十页，编辑于星期日：九点 十二分。 写一次法 基于写回法并结合全写法的写策略,写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。这便于维护系统全部cache的一致性。 第七十一页，编辑于星期日：九点 十二分。 奔腾PC机的cache 奔腾PC机采用两级cache结构。 安装在主板上的2级cache(L2，512K,每行32B、64B、128B)采用2路组相联映射方式，L2级cache采用写回法。 集成在CPU内的1级cache(L1,16K,每行32B)也采用2路组相联映射方式。 L2级cache的内容是主存的子集，而L1级cache又是L2级cache的子集。 第七十二页，编辑于星期日：九点 十二分。 主存物理地址的存储空间分布 系统中应同时拥有RAM和ROM。 为保持系统软件继承性，存储空间分成基本内存、保留内存、扩展内存几部分 第三十页，编辑于星期日：九点 十二分。 主存储器组成实例 例：CPU的地址总线16根(A0为低位)，双向数据总线8根，控制总线中与主存有关的信号有MREQ(允许访存， 低电平有效)，R/W(高电平为读命令，低电平为写命令)。 主存地址空间分配如下：0—8191为系统程序区，由只读存储芯片组成；8192—32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。 第三十一页，编辑于星期日：九点 十二分。 主存储器组成实例 现有如下存储器芯片：EPROM：8K×8位(控制端仅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.请从上述芯片中选择适当芯片设计该计算机主存储器，画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3∶8译码器74LS138)与CPU 的连接，说明选哪些存储器芯片，选多少片 根据给定条件，选用EPROM：8K×8位芯片1片。SRAM：8K×8位芯片3片，2K×8位芯片1片。 3∶8译码器仅用Y0，Y1，Y2，Y3和Y7输出端，且对最后的2K×8位芯片还需加门电路译码。 第三十二页，编辑于星期日：九点 十二分。 主存储器