VoIPATA设计中的考虑因素及方案比较.docx

PAGE 1 PAGE 1 VoIPATA设计中的考虑因素及方案比较 下一代模拟电话适配器(ATA)将需要仔细处理目前尚未解决的指配和平安问题。设计者需要检查这些要求对硬件和软件产生的影响并保证使现有的平台对这些有待证明的考虑具有可扩展力量。本文将探讨在VoIP ATA设计中需要考虑的一些因素并对相关硬件和软件供应商所供应的方案做出评价。  宽带无疑为实现VoIP的大众市场扫清了障碍，但的影响因素是硬件和软件技术的进步。为满意用户和运营商对质量、价格和性能方面的期望和要求，人们已经付出了很大的努力。在过去的几年里已经消失了一些芯片组、固件和信令协议，这些进步使实现VoIP的承诺可能在今日成为现实。  让我们看一下ATA。这个设备以基本的形式使VoIP得以实现。人们把ATA设计成一种与家庭微波产品、VCR或应答器功能水平相同的设备。与任何其它产品相比，这类产品面临着更多的设计挑战。由于没有可以向消费者供应关心的安装人员或网络工程师，这类产品必需具有极高的鲁棒性。这些产品的价格还必需足够低。这些要求需要工程小组付出艰苦努力才能得到满意。  硬件设计的考虑因素  要生产出成本效益高并具有长话级音质的产品，消费级VoIP ATA的硬件开发商需要权衡很多因素。内核处理器选择是个或许也是关键的决策，这个器件将打算主要的材料成本并打算外部设备、非易失性存储和运行期间的数据存储等基本功能。  取决于对某个专用处理器的熟识程度，设计者可能会选择使用某个熟识的处理器并与面对语音处理(如压缩、解压缩和回声消退)的外部DSP组合在一起。设计者通常使用32位RISC处理器来处理TCP/IP和会话启动协议(SIP)等网络和信令协议。虽然使用某个单纯RISC处理器既处理语音也处理掌握功能是可能的，但这很可能只能使用某个简洁的编解码器来支持单一语音信道。 双处理器内核的实现给工程师带来更大的敏捷性并具有使用单一封装所带来的其它优势。一个例子是使用带有RISC内核和DSP内核的处理器。在市场上可以找到各种低成本处理器，但这类双内核器件目前推动着现有消费类VoIP产品领域很多方面的进展。双内核环境的确要求进行双处理器软件开发、调试和处理器间通讯管理并将加重软件开发负担。大多数半导体制造商为这个过程供应帮助工具。 另一个可选方案是使用带有双执行单元但只有单一指令管道的RISC/DSP处理器。RISC/DSP方案可以同时支持语音处理和网络协议功能而不需要处理器间通讯。因而，这种方式可以消退RISC和DSP之间的通讯开销并有助于保证良好的声音质量。大多数语音处理算法需要循环使用乘法累加(MAC)和其它数学运算。使用带有片上内存、单周期MAC指令、零开销循环、柱式位移器和模量寻址的全功能DSP可以极大地提高系统性能。由于不再需要分立的DSP，集成的RISC/DSP处理器消退了分立DSP的成本、降低了整体设计简单性，另外，还可以缩短上市时间。  片上外设也是设计出高成本效益VoIP产品的关键。例如，假如片上带有双10/100Mbps以太网MAC则不再需要外部以太网掌握器并保证产品可以扩展到多端口LAN/WAN配置。大多数双MAC器件包含无需CPU干预而自动转交以太网帧的集成型以太网网桥，对于不带有集成路由器或防火墙功能的简洁器件，CPU可以专注于路由等其它任务。以大约200 MIPS的速度运行的处理器也能以接近线速支持网络路由、NAT和防火墙功能。商用级器件需要强加密功能和用于对称密码的集成硬件加速。因而，随着时间的推移，消息摘要(message digest)将变得日益重要。  带有发送和接收FIFO的脉冲编码调制(PCM)接口允许设计者把各种音频编解码器、用于VoIP适配器音频编解码器与SLIC一体化器件无缝地连接起来。  内存子系统在VoIP产品设计中扮演着重要角色。我们可以把内存子系统分解成4个元件：指令和数据高速缓存、DSP内存、闪存和SDRAM。大型的片上指令和数据高速缓存可以使内核处理器以全速运行，而同高速缓存相关的多路器件可以提高击中率(hit rate)。虽然需要使用闪存和SDRAM等外部内存来完成程序存储、代码执行和运行期间的数据存储，专用的片上DSP内存有助于保持程序参数和片上语音采样数据从而保持处理吞吐量。设计者应当查找为外部SDRAM和闪存供应无胶合接口，并切记16位定长指令集处理器比32位或变长指令集处理器的代码密度高。必需指出，由于代码密度终打算外部存储器需求，对OEM用户来说，较低的密度意味着较低的成本。  系统设计者可以使用的一种更加先进的技术是基于系统级封装(SiP)的产品。这是一种简单的封装技术，它向用户供应了一种把SDRAM和闪存与处理器裸片堆叠在单独BGA封装中的方案