高速ADC的电源设计.docx

PAGE 1 PAGE 1 高速ADC的电源设计 　如今，在设计人员面临众多电源选择的状况下，为高速ADC设计清洁电源时可能会面临巨大挑战。在利用高效开关电源而非传统LDO的场合，这尤其重要。此外，多数ADC并未给出高频电源抑制规格，这是选择正确电源的一个关键因素。 本技术文章将描述用于测量转换器AC电源抑制性能的技术，由此为转换器电源噪声灵敏度确立一个基准。我们将对一个实际电源进行的简洁噪声分析，展现如何把这些数值应用于设计当中，以验证电源是否能满意所选转换器的要求。总之，本文将描述一些简洁的指导方针，以便带给用户一些指导，关心其为高速转换器设计电源。  当今很多应用都要求高速采样模数转换器（ADC）具有12位或以上的辨别率，以便用户能够进行更的系统测量。然而，更高辨别率也意味着系统对噪声更加敏感。系统辨别率每提高一位，例如从12位提高到13位，系统对噪声的敏感度就会提高一倍。因此，对于ADC设计，设计人员必需考虑一个经常被遗忘的噪声源——系统电源。ADC属于敏感型器件，每个输入（即模拟、时钟和电源输入）均应公平对待，以便如数据手册所述，实现性能。噪声众多，形式多样，噪声辐射会影响性能。   当今电子业界的时髦概念是新设计在降低成本的同时还要“绿色环保”。详细到便携式应用，它要求降低功耗、简化热管理、化电源效率并延长电池使用时间。然而，大多数ADC的数据手册建议使用线性电源，由于其噪声低于开关电源。这在某些状况下可能的确如此，但新的技术进展证明，开关电源可以也用于通信和医疗应用（见参考文献部分的“How to Test Power Supply Rejection Ratio （PSRR） in anADC”（如何测试ADC中的电源抑制比（PSRR）））。本文介绍对于了解高速ADC电源设计至关重要的各种测试测量方法。为了确定转换器对供电轨噪声影响的敏感度，以及确定供电轨必需处于何种噪声水平才能使ADC实现预期性能，有两种测试非常有用：一般称为电源抑制比（PSRR）和电源调制比（PSMR）。  模拟电源引脚详解  一般不认为电源引脚是输入，但实际上它的确是输入。它对噪声和失真的敏感度可以像时钟和模拟输入引脚一样敏感。即使进入电源引脚的信号实际上是直流，而且一般不会消失重复性波动，但直流偏置上仍旧存在有定量的噪声和失真。导致这种噪声的缘由可能是内部因素，也可能是外部因素，结果会影响转换器的性能。想想经典的应用，其中，转换器采样时钟信号中有噪声或抖动。采样时钟上的抖动可能表现为近载波噪声，并且/或者还可能表现为宽带噪声。这两种噪声都取决于所使用的振荡器和系统时钟电路。即使把抱负的模拟输入信号供应给抱负的ADC，时钟杂质也会在输出频谱上有所表现，如图2所示。    由该图可以推论出是电源引脚。用一个模拟电源引脚（AVDD）代替图2中的采样时钟输入引脚。相同的原理在此同样适用，即任何噪声（近载波噪声或宽带噪声）将以这种卷积方式消失在输出频谱上。然而，有一点不同；可以将电源引脚视为带一个40 dB至60 dB的衰减器（详细取决于工艺和电路拓扑结构）的宽带输入引脚。在通用型MOS电路结构中，任何源极引脚或漏极引脚在本质上都是与信号路径相隔离的（呈阻性），从而带来大量衰减，栅极引脚或信号路径则不是这样。假定该设计采纳正确的 电路结构类型来使隔离效果达到化。在电源噪声特别明显的状况下，有些类型（如共源极）可能并不是非常合适，由于电源是通过阻性元件偏置的，而该阻性元件后来又连接到输出级，如图3和图4所示。AVDD引脚上的任何调制、噪声等可能更简单表现出来，从而对局部和/邻近电路造成影响。这正是需要了解并探究转换器PSRR数据的缘由所在。   正如不同实现方式所示，存在寄生R、C和失配造成的不同频率特性。记住，工艺也在不断变小，随着工艺的变小，可用带宽就会增加，可用速率也会提升。考虑到这一点，这意味着更低的电源和更小的阈值。为此，为什么不把电源节点当作高带宽输入呢，就像采样时钟或模拟输入引脚一样呢？  何谓电源抑制  当供电轨上有噪声时，打算ADC性能的因素主要有三个，它们是PSRR-dc、PSRR-ac和PSMR。PSRR-dc指电源电压的变化与由此产生的ADC增益或失调误差的变化之比值，它  可以用有效位（LSB）的分数、百分比或对数dB （PSR = 20 ×log10 （PSRR））来表示，通常规定采纳直流条件。  但是，这种方法只能揭示ADC的一个额定参数随电源电压可能会如何变化，因此无法证明转换器的稳定性。更好的方法是在直流电源之上施加一个沟通信号，然后测试电源抑制性能（PSRR-ac），从而主动通过转换器电路耦合信号（噪声源）。这种方法本质上是对转换器进行衰减