若干典型的时序逻辑集成电路计数器.pptVIP

下载本文档

3
0
约3.9千字
约 21页
2022-07-14 发布于广东
举报
版权申诉

若干典型的时序逻辑集成电路计数器.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器例6.5.3 用74LVC161构成九进制加计数器解：九进制计数器应有9个状态，而74 LVC 161在计数过程中有16个状态。设法跳过多余的7个状态，则可实现模9计数器 ①反馈清零法 (1)任意进制计数器实验验证＞ CP CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC161 1 1 1 ＞ CET CEP CR PE TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC161 1 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 74LVC161构成？进制加法计数器 (1)任意进制计数器 ①反馈清零法 0 0 0 1 1 0 0 0 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 (1)任意进制计数器 ②反馈置数法实验验证 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 (1)任意进制计数器 ②反馈置数法实验验证＞ CP CET CEP PE CR TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC161 1 1 1 ＞ CET CEP PE CR TC D0 D1 D2 D3 Q0 Q1 Q2 Q3 CP 74LVC161 1 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 74LVC161构成？进制加法计数器 (1)任意进制计数器 1 1 0 1 0 1 1 0 0 0 ②反馈置数法 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 (2)环形计数器 ①基本环形计数器置初态Q3Q2Q1Q0=0001 第1个CP:Q3Q2Q1Q0=0010 第2个CP:Q3Q2Q1Q0=0100 第3个CP:Q3Q2Q1Q0=1000 第4个CP:Q3Q2Q1Q0=0001 第5个CP:Q3Q2Q1Q0=0010 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 (2)异步十进制计数器 R0(1),R0(2) ——异步清0端 S9(1),S9(2) ——异步置 9 端 CPA,CPB ——时钟输入端 CPA R0(1) QA QB QC QD 74~290/90 CPB R0(2) S9(1) S9(2) ＞＞ CP0 CR QA QB QC QD 74~390 CP1 ＞＞ CR ——异步清0端 CP1,CP0 ——时钟输入端 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 (3)异步十进制计数器计数 L × L × 计数 × L L × 计数 L × × L 计数 × L × L H L L H × H H × × L L L L × L × H H L L L L × × L H H QD QC QB QA CP S9(2) S9(1) R0(2) R0(1) 输出时钟置位输入复位输入 FFA FFB FFC FFD 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 (2)异步十进制计数器 S9(1)＝S9(2)＝1； QA ＝1 QD ＝1; QB ＝0 QC＝0 QD QC QB QA ＝1001 QA ＝0 QD ＝0; QB ＝0 QC ＝0 QD QC QB QA ＝0000 S9(1) S9(2)＝0, R0(1)＝R0(2)＝1; FFA FFB FFC FFD 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 (2)异步十进制计数器 JA=KA=1; CPA接时钟，从QA接输出,FFA构成了2进制计数器 CPA QA 6. 5 若干典型的时序逻辑集成电路 2.非二进制计数器 6.5.2计数器 (2)异步十进制计数器 FFB FFC FFD ① 时钟方程 ② 驱动方程 6. 5 若干典型的时序逻辑集成电路 2.非