触发器的逻辑功能.pptVIP

* 5.4 触发器的逻辑功能 不同逻辑功能触发器的逻辑符号 D 触发器 JK 触发器 T 触发器 RS 触发器 * 触发器的逻辑功能 什么是触发器的现态和次态？ 触发器的逻辑功能：指触发器的次态与现态、 输入信号之间的逻辑关系。 可用特性表、特性方程或状态图来描述。 * 5.4.1 D 触发器 1. 特性表 Qn D Qn+1 0 0 0 0 1 1 1 0 0 1 1 1 2. 特性方程 Qn+1 = D 3. 状态图 * 3.状态转换图 翻 转 1 0 0 1 1 1 1 1 置 1 1 1 0 1 0 0 1 1 置 0 0 0 0 1 1 1 0 0 状态不变 0 1 0 1 0 0 0 0 说 明 Qn+1 Qn K J 1.特性表 2.特性方程 5.4.2 JK 触发器 * 例5.4.1 设下降沿触发的JK 触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。 * 5.4.3 T触发器 特性方程 状态转换图 特性表 0 1 1 1 0 1 1 1 0 0 0 0 T 国标逻辑符号 * 4. T′触发器---当T 触发器的T 恒等于1时 国标逻辑符号 特性方程 时钟脉冲每作用一次，触发器翻转一次。 * 5.4.4 SR 触发器 1. 特性表 2. 特性方程 3. 状态图 Qn S R Qn+1 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 不确定 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 不确定 SR=0（约束条件） * 5.4.5 D触发器功能的转换 1. D 触发器构成 J K 触发器 组合 电路 D K J Qn+1 = D * 2. D 触发器构成 T 触发器 Qn+1 = D 组合 电路 D T * 3. D 触发器构成 T 触发器 Qn+1 = D CP Q 二分频 * ?锁存器和触发器都是具有存储功能的逻辑电路，是构成时序电路的基本逻辑单元。每个锁存器或触发器都能存储1位二值信息。 ?锁存器是对脉冲电平敏感的存储电路 ?触发器是对时钟脉冲边沿敏感的存储电路，在时钟脉冲的上升沿或下降沿作用下改变状态。 ?触发器按逻辑功能分类有D触发器、JK触发器、T（T‘）触发器和SR触发器。它们的功能可用特性表、特性方程和状态图来描述 触发器的电路结构与逻辑功能没有必然联系。 小 结 * 1. 了解锁存器、触发器的电路结构和工作原理2. 熟练掌握SR触发器、JK触发器、D触发器及T 触发器的逻辑功能描述（特性表、特性方程、逻辑符号）；掌握触发器功能转换。 * 第6章 时序逻辑电路 6.1 时序逻辑电路的基本概念 6.2 同步时序逻辑电路的分析 6.3 同步时序逻辑电路的设计 6.4 异步时序逻辑电路的分析 6.5 若干典型的时序逻辑集成电路 * 6.1.1 时序逻辑电路的模型与分类 1. 时序电路的模型 电路由组合电路和存储电路组成。 电路存在反馈。 结构特征: 6.1 时序逻辑电路的基本概念 * 输出方程: O＝f1(I，S) 激励方程: E＝f2(I，S) 状态方程 : Sn+1＝f3(E，Sn) 表达输出信号与输入信号、状态变量的关系式 表达了激励信号与输入信号、状态变量的关系式 表达存储电路从现态到次态的转换关系式 * 同步时序逻辑电路（synchronous sequential logic circuit） ：电路中各触发器状态的变化，都在同一时钟信号的作用下发生的（触发器接相同的时钟脉冲） 2 时序逻辑电路的分类 异步时序逻辑电路（asynchronous sequential logic circuit） ：电路中各触发器状态的变化，在各自时钟信号的作用下完成的（触发器没接同一的时钟脉冲） 。 * 逻辑方程：输出方程、激励方程、状态方程 6.1.2 时序电路逻辑功能的表达 状态表（state table） 状态图（state diagram） 时序图（timing diagram） * 输出方程 激励方程组 状态方程组 （1） 逻辑方程组 * 输出方程 状态方程组 根据方程组列出状态转换真值表 状态转换真值表 0 1 0 1 0 0 0 1 1 1 0 0 0 1 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 1 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 Y A * （2）状态表 0 1 / 0 0 0/ 1 1 1 1