随机存取存储器.pptxVIP

; 随机存取存储器 ;1.1基本存储单元;X地址 选择线 内部 数据线 外部 数据线; MOS管T1～T4构成双稳态触发器，其中T1、T2为控制管，T3、T4为负载管，两个稳定状态分别表示1或者0。例如A点为高电平，B点为低电平表示存1，反之则表示存0。在构成存储器时增加了4个门控管T5、T6、T7、T8。当X选择线为高电平时，T5、T6管通导，表示该单元被选中，A点、B点分别与内部数据线D、 (也称位线)接通。T7、T8用来控制内部数据线与外部数据线的连接。当Y选择线也是高电平时，T7、T8管通导，内部数据线与外部了数据线接通。这时，该单元的数据可以读出或者写入。 ; ;图2.3 MOS型四管动态存储器; 写入时，X、Y地址选择线为高电平，T5、T6、T7、T8管通导，该单元被选中，外部数据线上的数据分别通过T7、T8管送到D和 ，再通过T5、T6管送到A点和B点。 读出时，由于栅电容存储的电荷很少，不能产生大的读出信号，因此在读出时要给电路补充电量。首先发预充电信号，使预充电管T9、T10通导，由电源VC对内部数据线D和 充电。当X、Y地址选择线为高电平时，该单元被选中。若原存1，即C2充电，T2管通导，C1不充电，T1管截止。若原存0，正好相反，C1充电，T1管通导，C2不充电，T2管截止。 ; 在读出过程中，没有放电的数据线D或者 给T2或者T1管的栅极充电，补充因栅漏电流而损失的电荷，因此读出的过程也是动态存储器刷新的过程。因此，动态存储器的刷新实质上就是一次读操作，只是读出的数据丢掉不用就是了。 ;? ;图2.4 单管DRAM结构;1.2 地址译码方式;字0; 有4条地址线A3～A0，经译码后产生16个地址选择信号，对16个存储单元进行选择。例如A3～A0=0000，译码后字0选择线为高电平，字0被选中，在读/写命令的控制下，读出或者写入，完成一次读/写操作。 ;;图2.6 复合译码方式 ; 访问存储器时，地址分为两部分，例如A9～A0A4～A0送X地址译码器，X31为高电平，选择第31行； A9～A5送Y地址译码器，Y0为高电平，选择第0列。于是，存储器单元(31，0)被选中，即可对该单元进行读/写操作。 ;1.3 随机存取存储器应用举例 ; 单片容量1K×4位，共有4096个六管静态基本存储单元，排列成64×64的方阵。地址线10条A9~A0，其中A8~A3用于行译码，选择64行中的某一行，A9、A2、A1、A0用于列译码。在列选择线中，4列为一组，即一个存储单元的4位。列地址共4位，经译码选择16组中的某一组，即一个存储单元的4位。片选信号 和写允许信号 一起经与门控制输入/输出三态门。当 为低电平时，芯片选中。这时若 为低电平，输入端三态门通导，数据写入；否则，输出端三态门通导，读出数据送外部数据线。 若要用Intel 2114芯片构成8位存储器，则需要两片重叠使用。其连接如图2.8所示。 ;;2．Intel 6264的组成特点 (1) 芯片与逻辑符号 6264是一种8k×8的随机存取存储器，有28个引脚，双列直插式，单一+5V电源，引脚分布与逻辑符号如图2-9所示。 ;; (3) 工作方式 6264的工作方式如表2-1所示。 ;3. Intel 51256的组成特点 (1) 芯片与引脚 Intel 51256 的容量为32K×8位，共有28条引脚线，如图2.10所示，工作方式如表2.2所示。 ;(2) 引脚功能 A14～A0：地址线，15位，输入地址，寻址32KB。 D7～D0：数据线，双向，8位，传送数据。 　　　：片选信号线，输入，低电平有效。 　：输出允许信号，输入，低电平有效。 　　　：读/写控制信号，输入，接CPU读/写允许信号，低电平时，数据写入；高电平时，数据读出。 　当　为低电平时，不管　电平如何，若为　　低电平，外部数据线上的数据写入地址线所选中的存储器单元中；若　　为高电平，且　为低电平时，存储器单元中的数据读出，送外部数据线；若　　和　均为高电平，数据线输出高阻态。 ;