ARM 的异常中断（电子信息）.pptxVIP

; ARM 的异常中断; ARM 的异常中断;表2.4 ARM体系中的异常中断;1.2 异常的响应及返回;响应过程用伪码可以描述为：;一个从用户模式到FIQ模式的例子; 异常处理完毕之后，ARM微处理器会执行以下几步操作从异常返回： 1、将连接寄存器LR的值减去相应的偏移量后送到PC中。 2、将SPSR复制回CPSR中。 3、若在进入异常处理时设置了中断禁止位，要在此清除。 可以认为应用程序总是从复位异常处理程序开始执行的，因此复位异常处理程序不需要返回。;1.3 各类异常及返回;2.未定义指令异常 ;2.未定义指令异常 R14_und=address of next instruction after the undefined instruction SPSR_und=CPSR CPSR[4:0]=0b11011 /*进入未定义模式*/ CPSR[5]=0 /*在ARM状态执行*/ /* CPSR[6]不变* CPSR[7]=1 /*禁止IRQ中断*/ If high vectors configured then PC=0xFFFF0004 Else PC=0在未定义指令异常后,使用下列指令返回: MOVS PC, P14;3.软件中断异常;3.软件中断异常 R14_svc= address of next instruction after the SWI instruction SPSR_und=CPSR CPSR[4:0]=0b10011 /*进入管理模式*/ CPSR[5]=0 /*在ARM状态执行*/ /* CPSR[6]不变*/ CPSR[7]=1 /*禁止IRQ中断*/ If high vectors configured then PC=0xFFFF0008 Else PC=0完成SWI操作后,使用下列指令返回: MOVS PC, P14 ;4.指令预取中止异常;4.指令预取中止异常 R14_abt= address of the aborted instruction + 4 SPSR_abt=CPSR CPSR[4:0]=0b10111 /*进入中止模式*/ CPSR[5]=0 /*在ARM状态执行*/ /* CPSR[6]不变*/ CPSR[7]=1 /*禁止IRQ中断*/ If high vectors configured then PC=0xFFFF000C Else PC=0x0000000C 如需从中止模式返回,使用下列指令: SUBS PC, P14, # 4;5.数据访问中止异常;5.数据访问中止异常 R14_abt= address of the aborted instruction + 8 SPSR_abt=CPSR CPSR[4:0]=0b10111 /*进入中止模式*/ CPSR[5]=0 /*在ARM状态执行*/ /* CPSR[6]不变*/ CPSR[7]=1 /*禁止IRQ中断*/ If high vectors configured then PC=0xFFFF0010 Else PC=0如需从中止模式返回,使用下列指令: SUBS PC, P14, # 8 若中止的指令不需要重新执行,则用下面的指令返回: SUBS PC, P14, # 4 ;6.外部中断请求异常;6.外部中断请求异常 R14_irq=address of next instruction to be executed + 4 SPSR_irq=CPSR CPSR[4:0]=0b10010 /*进入IRO模式*/ CPSR[5]=0 /*在ARM状态执行*/ /* CPSR[6]不变*/ CPSR[7]=1 /*禁止IRQ中断*/ If high vectors configured then PC=0xFFFF0018 Else PC=0使用下面的指令从中断服务返回: SUBS PC, P14, # 4 ;7.快速中断请求异常;7.快速中断请求异常 R14_fiq=address of next instruction to be executed + 4 SPSR_fi